JPH0620070B2 - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPH0620070B2 JPH0620070B2 JP62158101A JP15810187A JPH0620070B2 JP H0620070 B2 JPH0620070 B2 JP H0620070B2 JP 62158101 A JP62158101 A JP 62158101A JP 15810187 A JP15810187 A JP 15810187A JP H0620070 B2 JPH0620070 B2 JP H0620070B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- bipolar transistor
- base layer
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はヘテロ接合バイポーラトランジスタに関する。
ヘテロ接合バイポーラトランジスタにおいてはエミッタ
層の禁制帯幅がベース層より大きく設定できるので、ベ
ース抵抗を低減するためにベース層を高濃度にドーピン
グしてもエミッタ注入効率が低下しないという優れた特
徴がある。このため、近年の、分子線エピタキシャル
（ＭＢＥ）技術や有機金属ＣＶＤ（ＭＯＣＶＤ）技術の
進展に伴い化合物半導体を用いたヘテロ接合バイポーラ
トランジスタの研究開発が盛んに行なわれるようになっ
てきている。
層の禁制帯幅がベース層より大きく設定できるので、ベ
ース抵抗を低減するためにベース層を高濃度にドーピン
グしてもエミッタ注入効率が低下しないという優れた特
徴がある。このため、近年の、分子線エピタキシャル
（ＭＢＥ）技術や有機金属ＣＶＤ（ＭＯＣＶＤ）技術の
進展に伴い化合物半導体を用いたヘテロ接合バイポーラ
トランジスタの研究開発が盛んに行なわれるようになっ
てきている。
このような優れた特性を有する化合物半導体のヘテロ接
合バイポーラトランジスタをより高周波化・高速化する
ためには、例えばｎｐｎトランジスタの場合では、ベー
ス層での電子走行時間を短縮することだけでなくコレク
タ層の空乏層の部分での電子走行時間を短縮することも
重要である。
合バイポーラトランジスタをより高周波化・高速化する
ためには、例えばｎｐｎトランジスタの場合では、ベー
ス層での電子走行時間を短縮することだけでなくコレク
タ層の空乏層の部分での電子走行時間を短縮することも
重要である。
第３図は従来例のヘテロ接合バイポーラトランジスタの
一例のバンド構成図である。
一例のバンド構成図である。
この従来例は、ｎ型のコレクタ層３′上にｐ型のベース
層５′とベース層５′よりも電子親和力が小さくかつ禁
制帯幅の広いｎ型のエミッタ層６′とを順次設けた構造
をしており、エミッタ層６′から注入されベース層５′
を通過した後にコレクタ層３′の空乏層に至った電子
９′は、矢印１０′に示すように、空乏層内の高電界に
より加速されドリフト走行する。
層５′とベース層５′よりも電子親和力が小さくかつ禁
制帯幅の広いｎ型のエミッタ層６′とを順次設けた構造
をしており、エミッタ層６′から注入されベース層５′
を通過した後にコレクタ層３′の空乏層に至った電子
９′は、矢印１０′に示すように、空乏層内の高電界に
より加速されドリフト走行する。
上述した従来のヘテロ接合バイポーラトランジスタで
は、コレクタ層のベース層に接する部分の空乏層内の電
界強度が１０〜５０kV／cmとなるので伝導帯の電子は谷
間散乱を受け、平均ドリフト速度が低下して高速・高周
波性能を損うという欠点がある。
は、コレクタ層のベース層に接する部分の空乏層内の電
界強度が１０〜５０kV／cmとなるので伝導帯の電子は谷
間散乱を受け、平均ドリフト速度が低下して高速・高周
波性能を損うという欠点がある。
このようなドリフトによる電子速度の最大値υsatは、
例えばＧaＡsの場合でも高々１〜1.5×１０７cm／secで
あり、空乏層の厚みを1000Åとすると、ドリフト電子の
その空乏層中の走行時間はベース層の走行時間と同程度
の0.7〜1psecとなり、無視できない値である。
例えばＧaＡsの場合でも高々１〜1.5×１０７cm／secで
あり、空乏層の厚みを1000Åとすると、ドリフト電子の
その空乏層中の走行時間はベース層の走行時間と同程度
の0.7〜1psecとなり、無視できない値である。
本発明の目的は、電子をコレクタ層の空乏層内でいわゆ
るパリスティック飛行させることにより空乏層内の走行
時間を大幅に低減した超高速動作が可能な高速・高周波
性能の優れたヘテロ接合バイポーラトランジスタを提供
することにある。
るパリスティック飛行させることにより空乏層内の走行
時間を大幅に低減した超高速動作が可能な高速・高周波
性能の優れたヘテロ接合バイポーラトランジスタを提供
することにある。
本発明のヘテロ接合バイポーラトランジスタは、一導電
型のコレクタ層上に形成した反対導電型のベース層と該
ベース層上に形成した禁制帯幅が前記ベース層より広い
エミッタ層とを有するヘテロ接合バイポーラトランジス
タにおいて、前記コレクタ層及び前記ベース層の界面に
所定の厚さで一導電型の不純物層を少くとも一層設け、
電子親和力が前記コレクタ層，前記不純物層及び前記ベ
ース層と順次小さくなってる。
型のコレクタ層上に形成した反対導電型のベース層と該
ベース層上に形成した禁制帯幅が前記ベース層より広い
エミッタ層とを有するヘテロ接合バイポーラトランジス
タにおいて、前記コレクタ層及び前記ベース層の界面に
所定の厚さで一導電型の不純物層を少くとも一層設け、
電子親和力が前記コレクタ層，前記不純物層及び前記ベ
ース層と順次小さくなってる。
このような本発明のヘテロ接合バイポーラトランジスタ
によると、ベース層を通過した電子は、先づ、ベース・
コレクタ界面に存在する伝導帯のエネルギーの不連続分
だけを運動エネルギーとして受けとりコレクタ側に注入
される。この注入された電子は、次に、平均自由行程だ
けバリスティック飛行して運動エネルギーの大部分を失
なうが、そのとき次の伝導帯のエネルギーの不連続部分
に達し、再び運動エネルギーをもらってバリスティック
飛行による伝導をする。以上のようにバリスティック飛
行をくり返しながらコレクタ層の空乏層内を電子が通過
するため、谷間散乱による速度の低下を防止できて空乏
層内の走行時間を大幅に低減することができる。
によると、ベース層を通過した電子は、先づ、ベース・
コレクタ界面に存在する伝導帯のエネルギーの不連続分
だけを運動エネルギーとして受けとりコレクタ側に注入
される。この注入された電子は、次に、平均自由行程だ
けバリスティック飛行して運動エネルギーの大部分を失
なうが、そのとき次の伝導帯のエネルギーの不連続部分
に達し、再び運動エネルギーをもらってバリスティック
飛行による伝導をする。以上のようにバリスティック飛
行をくり返しながらコレクタ層の空乏層内を電子が通過
するため、谷間散乱による速度の低下を防止できて空乏
層内の走行時間を大幅に低減することができる。
次に、本発明の実施例を図面を参照して説明する。
第１図は本発明の一実施例の断面図である。
この実施例はあ、半絶縁性基板１表面にプロトンのイオ
ン注入によって形成された絶縁領域１ａで仕切られ、ド
ーパントをＳｉとし不純物濃度が５×１０18atom/cm3で
厚さ5000Åのｎ＋−ＧaＡs層からなる高濃度層２をＭＢ
Ｅ法又はＭＯＣＶＤ法等により形成して設け、高濃度層
２上にドーパントをＳｉとし不純物濃度が５×１０16at
om/cm3で厚さ3000Åのｎ−−ＧaＡs層からなるコレクタ
層３，ドーパンドをＳｉとし不純物濃度が５×１０16at
om/cm3で厚さが500Åのｎ−−Ａl0.075Ｇa0.925Ａs層か
らなるコレクタ層４，ドーパントをＢｅとし不純物濃度
が２×１０19atom/cm3で厚さが1500Åのｐ＋−Ａl0.15
Ｇa0.85Ａs層からなるベース層５，ドーパントをＳｉと
し不純物濃度が３×１０17atom/cm3で厚さが500Åのｎ
−ＡlxＧa1-xＡs層（ｘ：0.15→0.3）からなるエミッタ
層６ａ，ドーパントをＳｉとし不純物濃度が３×１０17
ａｔｏｍ／ｃｍ3で厚さが200Åのｎ−Ａｌ0.3GＡl0.7Ａ
s層からなるエミッタ層６ｂ及びドーパントをＳｉとし
不純物濃度が５×１０18atom/cm3で厚さが1000Åのｎ＋
−ＧaＡs層からなる高濃度層７をＭＢＥ法又はＭＯＣＶ
Ｄ法等により所定のパターンに順次形成して設け、更
に、高濃度層２及び７並びにベース層５の上にそれぞれ
コレクタ及びエミッタ並びにベース電極８ｃ及び８ｅ並
びに８ｂを設けた構造をしている。
ン注入によって形成された絶縁領域１ａで仕切られ、ド
ーパントをＳｉとし不純物濃度が５×１０18atom/cm3で
厚さ5000Åのｎ＋−ＧaＡs層からなる高濃度層２をＭＢ
Ｅ法又はＭＯＣＶＤ法等により形成して設け、高濃度層
２上にドーパントをＳｉとし不純物濃度が５×１０16at
om/cm3で厚さ3000Åのｎ−−ＧaＡs層からなるコレクタ
層３，ドーパンドをＳｉとし不純物濃度が５×１０16at
om/cm3で厚さが500Åのｎ−−Ａl0.075Ｇa0.925Ａs層か
らなるコレクタ層４，ドーパントをＢｅとし不純物濃度
が２×１０19atom/cm3で厚さが1500Åのｐ＋−Ａl0.15
Ｇa0.85Ａs層からなるベース層５，ドーパントをＳｉと
し不純物濃度が３×１０17atom/cm3で厚さが500Åのｎ
−ＡlxＧa1-xＡs層（ｘ：0.15→0.3）からなるエミッタ
層６ａ，ドーパントをＳｉとし不純物濃度が３×１０17
ａｔｏｍ／ｃｍ3で厚さが200Åのｎ−Ａｌ0.3GＡl0.7Ａ
s層からなるエミッタ層６ｂ及びドーパントをＳｉとし
不純物濃度が５×１０18atom/cm3で厚さが1000Åのｎ＋
−ＧaＡs層からなる高濃度層７をＭＢＥ法又はＭＯＣＶ
Ｄ法等により所定のパターンに順次形成して設け、更
に、高濃度層２及び７並びにベース層５の上にそれぞれ
コレクタ及びエミッタ並びにベース電極８ｃ及び８ｅ並
びに８ｂを設けた構造をしている。
第２図は本発明の一実施例のバンド構成図である。
この実施例では、エミッタ層６ｂ及び６ａから注入され
ベース層５を通過した電子９は、先ず、ベース層５とコ
レクタ層４との間の電子親和力の差に基づくエネルギー
の不連続δEc（約0.05eV）を初期運動エネルギーとして
空乏層中を電子の平均自由行程（約５００Å）程度いわ
ゆるハリスティック飛行して運動エネルギーを失い、次
に、コレクタ層４とコレクタ層３との間の電子親和力の
差に基づくエネルギーの不連続δEc′（約0.05eV）を初
期運動エネルギーとして空乏層中を再びバリスティック
飛行して平均自由行程（約５００Å）走行したところで
運動エネルギーを失い、コレクタ層４及び３の空乏層を
通りぬける。このように、電子が、コレクタ層の空乏層
中をバリスティック飛行して伝導することにより、谷間
散乱による伝導速度の低下を防止して、空乏層中の電子
の走行時間を短縮できる。
ベース層５を通過した電子９は、先ず、ベース層５とコ
レクタ層４との間の電子親和力の差に基づくエネルギー
の不連続δEc（約0.05eV）を初期運動エネルギーとして
空乏層中を電子の平均自由行程（約５００Å）程度いわ
ゆるハリスティック飛行して運動エネルギーを失い、次
に、コレクタ層４とコレクタ層３との間の電子親和力の
差に基づくエネルギーの不連続δEc′（約0.05eV）を初
期運動エネルギーとして空乏層中を再びバリスティック
飛行して平均自由行程（約５００Å）走行したところで
運動エネルギーを失い、コレクタ層４及び３の空乏層を
通りぬける。このように、電子が、コレクタ層の空乏層
中をバリスティック飛行して伝導することにより、谷間
散乱による伝導速度の低下を防止して、空乏層中の電子
の走行時間を短縮できる。
なお、本発明の実施例においては、コレクタ３とベース
層５との界面にコレクタ層４を押入してコレクタ層の空
乏層部分を２つの区間に分割しているがこの区間数は２
つに限るものではなくもっと増やしてもよい。
層５との界面にコレクタ層４を押入してコレクタ層の空
乏層部分を２つの区間に分割しているがこの区間数は２
つに限るものではなくもっと増やしてもよい。
又、本発明の実施例においては、半導体材料は互いに格
子整合しているAlGaAsとGaAsとの組合せを用いているが
これに限らず電子親和力に差がある材料なら格子不整合
系のものでもよい。
子整合しているAlGaAsとGaAsとの組合せを用いているが
これに限らず電子親和力に差がある材料なら格子不整合
系のものでもよい。
以上説明したように本発明では、コレクタ層とベース層
との界面にコレクタ層と同一導電型の不純物層からなる
他のコレクタ層を少くとも一層設け、電子親和力がコレ
クタ層、不純物層及びベース層の順に小さくなるように
することによつて、エミッタ層から注入されベース層を
通過した後の電子が、コレクタ層と空乏層の部分をいわ
ゆるバリスティック飛行によって走行するので、谷間散
乱による移動速度の低下を防止して、空乏層部分の走行
時間の短い高速・高周波特性の優れたヘテロ接合バイポ
ーラトランジスタを提供できるという効果がある。
との界面にコレクタ層と同一導電型の不純物層からなる
他のコレクタ層を少くとも一層設け、電子親和力がコレ
クタ層、不純物層及びベース層の順に小さくなるように
することによつて、エミッタ層から注入されベース層を
通過した後の電子が、コレクタ層と空乏層の部分をいわ
ゆるバリスティック飛行によって走行するので、谷間散
乱による移動速度の低下を防止して、空乏層部分の走行
時間の短い高速・高周波特性の優れたヘテロ接合バイポ
ーラトランジスタを提供できるという効果がある。
このようなバリスティック飛行を利用したヘテロ接合バ
イポーラトランジスタでは、コレクタ層の空乏層の部分
での電子の平均速度は５×１０7cm／sec以上に達し、空
乏層部分の走行時間は0.3psec以下となるので、従来に
比べて１／３以下の走行時間で済む。
イポーラトランジスタでは、コレクタ層の空乏層の部分
での電子の平均速度は５×１０7cm／sec以上に達し、空
乏層部分の走行時間は0.3psec以下となるので、従来に
比べて１／３以下の走行時間で済む。
第１図及び第２図はそれぞれ本発明の一実施例の断面図
及びバンド構造図、第３図は従来のヘテロ接合バイポー
ラトランジスタの一例のバンド構造図である。 １……半絶縁性基板、１ａ……絶縁領域、２……高濃度
層、３，３′，４……コレクタ層、５，５′……ベース
層、６ａ，６ｂ，６′……エミッタ層、７……高濃度
層、８ｂ……ベース電極、８ｃ……コレクタ電極、８ｅ
……エミッタ電極、11，11′，12，12′，13，13′……
フェルミレベル。
及びバンド構造図、第３図は従来のヘテロ接合バイポー
ラトランジスタの一例のバンド構造図である。 １……半絶縁性基板、１ａ……絶縁領域、２……高濃度
層、３，３′，４……コレクタ層、５，５′……ベース
層、６ａ，６ｂ，６′……エミッタ層、７……高濃度
層、８ｂ……ベース電極、８ｃ……コレクタ電極、８ｅ
……エミッタ電極、11，11′，12，12′，13，13′……
フェルミレベル。
Claims (1)
- 【請求項１】一導電型のコレクタ層上に形成した反対導
電型のベース層と該ベース層上に形成した禁制帯幅が前
記ベース層より広いエミッタ層とを有するヘテロ接合バ
イポーラトランジスタにおいて、前記コレクタ層及び前
記ベース層の界面に所定の厚さで一導電型の不純物層を
少くとも一層設け、電子親和力が前記コレクタ層，前記
不純物層及び前記ベース層と順次小さくなることを特徴
とするヘテロ接合バイポーラトランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62158101A JPH0620070B2 (ja) | 1987-06-24 | 1987-06-24 | ヘテロ接合バイポ−ラトランジスタ |
| US07/136,589 US4929997A (en) | 1986-12-22 | 1987-12-22 | Heterojunction bipolar transistor with ballistic operation |
| EP87119044A EP0273363B1 (en) | 1986-12-22 | 1987-12-22 | Heterojunction bipolar transistor with ballistic operation |
| DE8787119044T DE3780284T2 (de) | 1986-12-22 | 1987-12-22 | Bipolarer heterouebergangs-transistor mit ballistischem betrieb. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62158101A JPH0620070B2 (ja) | 1987-06-24 | 1987-06-24 | ヘテロ接合バイポ−ラトランジスタ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPS642359A JPS642359A (en) | 1989-01-06 |
| JPH012359A JPH012359A (ja) | 1989-01-06 |
| JPH0620070B2 true JPH0620070B2 (ja) | 1994-03-16 |
Family
ID=15664324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62158101A Expired - Fee Related JPH0620070B2 (ja) | 1986-12-22 | 1987-06-24 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620070B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3200550B2 (ja) * | 1995-10-13 | 2001-08-20 | 矢崎総業株式会社 | 点火ケーブル用接続端子 |
-
1987
- 1987-06-24 JP JP62158101A patent/JPH0620070B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS642359A (en) | 1989-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5371389A (en) | Heterojunction bipolar transistor with base layer having graded bandgap | |
| JPH0812916B2 (ja) | 電界効果トランジスタ | |
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| US5414273A (en) | Heterojunction bipolar transistor | |
| JPS62501389A (ja) | ホットエレクトロン・ユニポ−ラ・トランジスタ | |
| US5019890A (en) | Heterojunction bipolar transistor | |
| EP0273363B1 (en) | Heterojunction bipolar transistor with ballistic operation | |
| JP3246401B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPH0656853B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| EP0247667B1 (en) | Hot charge-carrier transistors | |
| JPH012360A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH07161727A (ja) | ヘテロバイポーラトランジスタ | |
| JPH0658914B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2771214B2 (ja) | 半導体装置 | |
| JPH061783B2 (ja) | 半導体装置 | |
| JPH012359A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH0656852B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2534684B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2592302B2 (ja) | 量子効果半導体装置 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2932601B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH067554B2 (ja) | バリステイツクヘテロ接合バイポ−ラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |