JPH01236301A - 演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、自動制御系に適用可能であり、特にオフセッ
トを減少させるようにした演算回路に関する。

［従来の技術］ この種の演算回路の一例を第３図に示す。

この演算回路１では、自動制御系で得られる指令値１１
および実施値１２を、対応する抵抗Ｒ１およびＲ２を介
して演算増幅器ＩＡに入力させ、この指令値１１と実際
値１２どの差電圧を増幅させて出力信号を得ている。な
お、図中のＶＲＩは帰還用の可変抵抗器ＶＲＩである。

ところで、例えば時間遅れの大きい自動制御系において
は、微分動作と比例増幅器とを組み合わせたいわゆるＰ
Ｄ演算器を用いることが従来から知られている。また、
これらの回路に積分要素を組み合わせたいわゆるＰＩＤ
演算器も知られているが、このＰＩＤ演算器が通さない
自動制御系においては、ＰＤ演算器が使用される。

［発明か解決しようとする課題］ ところが、ｐｔ＋２ｇ算器は、その性質上比例増幅度が
小さい場合には、指令値と実際値とに差が出るいわゆる
オフセットが生ずるという欠点がある。

そこで、本発明の目的は、上述の点に鑑み、オフセット
電圧を増幅して指令値に加算させるようにし、オフセッ
トを減少させるようにした演算回路を提供することにあ
る。

［課題を解決するための手段〕 かかる目的を達成するために、本発明は、自動制御系で
得られる指令値と実際値との差電圧を増幅する第１演算
回路と、指令値と実際値との差電圧を増幅する第２演算
回路と、第２演算回路で得られた出力信号を第１演算回
路の入力端に帰還させる帰還回路とを具備したものであ
る。

［作　用］ すなわち、本発明は、例えばオフセットの大きい自動制
御系において、オフセットを生じている第１演算回路と
同等の第２演算回路を設け、この第２演算回路の出力信
号を第１演算回路の入力端に帰還回路を介して帰還させ
、オフセットを減少させるようにしたものである。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第１図は、本発明の実施例を示す回路図である。ここで
、第３図と同様の部分については同一符号を付してその
詳細な説明は省略する。

図において２は、演算回路ｌと同様に自動制御系で得ら
れる指令値１１と実際値１２との差電圧を増幅する第２
の演算回路である。そして、この演算回路２の出力信号
を、帰還抵抗８３等からなる帰還回路を介して演算回路
ｌの入力端に帰還させるように構成する。

さらに詳述すると、演算回路２は、例えば演算回路１を
構成する演算増幅器１＾と同等の特性を有する演算増幅
器２Ａおよび２Ｂを抵抗Ｒ６を介して２段に接続したも
のである。すなわち、演算増幅器２Ａの一方の入力端子
には抵抗Ｒ４を介して指令値１１を供給するとともに抵
抗Ｒ５を介して実際値１２を供給し、その他方の入力端
子を接地する。さらに、演算増幅器２＾の出力端子を抵
抗Ｒ６を介して演算増幅器２Ｂの一方の入力端子と接続
し、その他方の入力端子を接地する。そして、演算増幅
器２Ｂの出力端子を帰還抵抗Ｒ３を介して演算増幅器Ｉ
Ａの一方の入力端子と接続する。

また、演算増幅器２＾の入出力間には帰還用の可変抵抗
器ＶＲ２を接続し、演算増幅器２Ｂの入出力間には、帰
還用の抵抗Ｒ７を接続する。

このような構成において、演算増幅器２Ｂの出力信号が
演算増幅器ＩＡの入力端のＤ点に帰還されていない時に
は、演算増幅器ＩＡの出力側のＡ点に発生したオフセッ
ト電圧と同じ電圧が演算増幅器２Ａの出力側のＢ点に発
生する。そして、このＢ点で発生した電圧を演算増幅器
２Ｂによって増幅させてその出力側の０点に発生する電
圧を、演算増幅器ＩＡの出力側のＤ点に帰還させる。従
って、これらの動作によって、指令値１１を０点の電圧
骨だけ大きくさせたことと同様の動作が実行されるので
、Ａ点のオフセットが減少する。

このように本実施例では、例えば、負荷をかけたこと等
によって生じたオフセットを、あたかも指令値１１が減
少したようになることに着目し、そのオフセット電圧を
演算回路２で増幅して指令値１１が増加する極性にさせ
て演算回路１の入力側に帰還させて全体としてオフセッ
トを減少させている。

第２図は本発明の他の実施例を示す。この実施例は、第
１図で示した実施例とは異なり演算回路３を演算回路１
とは異なる特性にしたものである。

すなわち、この実施例は、第１図で示した演算回路２を
図示のように演算回路３に置き換えたものである。従っ
て、演算回路３では、可変抵抗器ＶＲ２に積分用コンデ
ンサＣ１を並列接続するとともに、抵抗Ｒ７に積分用コ
ンデンサＣ２を並列接続した点が演算回路２と異なる。

なお、積分用のコンデンサ（：ｌ、Ｃ２は、要求する特
性に応じてどちらか一方を接続してもよく、また両方を
接続してもよい。

［発明の効果コ 以上説明したように、本発明によれば、オフセットを発
生する第１の演算回路と同等または異なる特性を有する
第２の演算回路を設け、この第２の演算回路の出力をオ
フセットの減少する極性で第１の演算回路の入力端に帰
還するようにしたので、オフセットが発生した場合には
、指令値が変化したように作用し、もってオフセットを
減少させることができる効果が得られる。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明の実施例を示す回
路図、 第３図は従来の演算回路の一例を示す回路図である。 １．２．３・・・演算回路、 ｌ＾、２Ａ、２Ｂ・・・演算増幅器、 １１・・・指令値、 １２・・・実際値、 Ｒ１〜１（７・・・抵抗、 ＶＲＩ　、ＶＨ２・・・可変抵抗器、 Ｃ１，Ｃ２・・・積分用コンデンサ。 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 自動制御系で得られる指令値と実際値との差電圧を増幅
   する第１演算回路と、 前記指令値と前記実際値との差電圧を増幅する第２演算
   回路と、 該第２演算回路で得られた出力信号を前記第１演算回路
   の入力側に帰還させる帰還回路とを具備したことを特徴
   とする演算回路。