JPH01236406A - 磁気記録再生回路 - Google Patents
磁気記録再生回路Info
- Publication number
- JPH01236406A JPH01236406A JP63062769A JP6276988A JPH01236406A JP H01236406 A JPH01236406 A JP H01236406A JP 63062769 A JP63062769 A JP 63062769A JP 6276988 A JP6276988 A JP 6276988A JP H01236406 A JPH01236406 A JP H01236406A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- window
- pair
- equalized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術（第５図、第６図）
発明が解決しようとする味題（第７図）昧題を解決する
ための手段（第１図） 作用 実施例 （ａ） 一実施例の構成の説明（第２図、第３図）（
ｂ） 一実施例の動作の説明（第４図）（Ｃ） 他
の実施例の説明 発明の効果 〔概 要〕 磁気ヘッドからの読取りアナログ出力をデジタル再生信
号に再生する磁気記録再生回路に関し。
ための手段（第１図） 作用 実施例 （ａ） 一実施例の構成の説明（第２図、第３図）（
ｂ） 一実施例の動作の説明（第４図）（Ｃ） 他
の実施例の説明 発明の効果 〔概 要〕 磁気ヘッドからの読取りアナログ出力をデジタル再生信
号に再生する磁気記録再生回路に関し。
微分回路のＳ／Ｎ向上と媒体欠陥による誤った再生信号
の除去とを両立することを目的とし。
の除去とを両立することを目的とし。
磁気ヘッドの読取シアナログ出力からデジタル再生信号
を得る磁気記録再生回路において、遅延回路と、一対の
調整利得回路と、一対の差動増幅回路とを含み、該アナ
ログ出力から一対の等化信号を出力する反射型ヲサイン
等化回路と、該一対の等化信号の一方を微分のために、
他方をスライスレベルと比較し、ウィンドウ作成のため
に用い。
を得る磁気記録再生回路において、遅延回路と、一対の
調整利得回路と、一対の差動増幅回路とを含み、該アナ
ログ出力から一対の等化信号を出力する反射型ヲサイン
等化回路と、該一対の等化信号の一方を微分のために、
他方をスライスレベルと比較し、ウィンドウ作成のため
に用い。
微分信号からデジタル再生信号をえるデジタル再生回路
とを有する。
とを有する。
本発明は、磁気ヘッドからの読取シアナログ出力をデジ
タル再生信号に再生する磁気記録再生回路に関する。
タル再生信号に再生する磁気記録再生回路に関する。
磁気ディスク等の磁気記録装置が広く使用されている。
このような磁気記録媒体からの読取シ出力はアナログ信
号であるため、これをデジタル信号に再生する磁気記録
再生回路が必要とされる。
号であるため、これをデジタル信号に再生する磁気記録
再生回路が必要とされる。
磁気記録再生回路では、信号の分解能を向上するため、
アナログ出力を等化する等化回路（イコライザー）が用
いられるが２等化能力を上げても。
アナログ出力を等化する等化回路（イコライザー）が用
いられるが２等化能力を上げても。
正確に再生信号がえられる技術が求められている。
第５図及び第６図は従来技術の説明図である。
第５図（５）に示すように、磁気記録再生回路は。
磁気ヘッド１のアナログ出力ｆを等化する反射型コサイ
ン等化回路２と１等化信号のノイズ除去のためのフィル
タ（ローパスフィルタ）３と９等化信号ｆ′からデジタ
ル再生信号ＤＴを得る再生回路４とを含んでいる。
ン等化回路２と１等化信号のノイズ除去のためのフィル
タ（ローパスフィルタ）３と９等化信号ｆ′からデジタ
ル再生信号ＤＴを得る再生回路４とを含んでいる。
反射属コサイン等化回路２は、出力側終端開放の遅延素
子２０と、調整利得回路２１と、遅延素子２０の出力か
ら調整利得回路２１を差し引く差動増幅回路２２とを有
している。
子２０と、調整利得回路２１と、遅延素子２０の出力か
ら調整利得回路２１を差し引く差動増幅回路２２とを有
している。
この等化回路２は、第５図（ハ）、０に示すように。
遅延素子２０でτだけ遅らせたアナログ出力ｆ（ｔ＋τ
）と、調整利得回路２１の出力ｋ −ｆ（ｔ）十ｋ・’
（ｔ＋２ｙ）との差動を差動増幅回路２２でとって、シ
ャープな形状をもつアナログ出力ｆ’（ｔ＋で）Ｋ等化
するものである。
）と、調整利得回路２１の出力ｋ −ｆ（ｔ）十ｋ・’
（ｔ＋２ｙ）との差動を差動増幅回路２２でとって、シ
ャープな形状をもつアナログ出力ｆ’（ｔ＋で）Ｋ等化
するものである。
一方、デジタル再生回路４は２等化信号ｆ′を微分する
微分回路４０と、微分信号ｄｆの零クロス点を検出する
零クロスコンパレータ４１と２等化信号ｆ′を固定スラ
イスレベルＶＳｔでスライスしてウィンドウ信号ＷＳを
作成するウィンドウ作成回路４２と、ウィンドウ信号Ｗ
Ｓでゼロクロス信号ｚＣ８を打ち抜いてデジタル再生信
号ＤＴを得るセパレータ回路４３とを有している０ 第６図に示すように、磁気ヘッド１〃為らの入力信号ｆ
（ｔ）は９反射型コサイン等化回路２に入力され、遅
延素子２０ででたけ遅延され、ｆ（ｔ＋ず）の出力が差
動アンプ２２に与えられる。
微分回路４０と、微分信号ｄｆの零クロス点を検出する
零クロスコンパレータ４１と２等化信号ｆ′を固定スラ
イスレベルＶＳｔでスライスしてウィンドウ信号ＷＳを
作成するウィンドウ作成回路４２と、ウィンドウ信号Ｗ
Ｓでゼロクロス信号ｚＣ８を打ち抜いてデジタル再生信
号ＤＴを得るセパレータ回路４３とを有している０ 第６図に示すように、磁気ヘッド１〃為らの入力信号ｆ
（ｔ）は９反射型コサイン等化回路２に入力され、遅
延素子２０ででたけ遅延され、ｆ（ｔ＋ず）の出力が差
動アンプ２２に与えられる。
これとともに、遅延素子２０と並列に設けられた利得調
整回路２１では、遅延素子２０が出力側終端開放型のた
め、に、ｆ（ｔ）＋に、ｆ（ｔ＋２τ）の調整利得信号
を出力し、差動アンプ２２の差動によって、第５図（ロ
）、ｑ及び第６図で示す等化信号ｆ′が得られる。
整回路２１では、遅延素子２０が出力側終端開放型のた
め、に、ｆ（ｔ）＋に、ｆ（ｔ＋２τ）の調整利得信号
を出力し、差動アンプ２２の差動によって、第５図（ロ
）、ｑ及び第６図で示す等化信号ｆ′が得られる。
等化信号ｆ′は、フィルタ３を介し再生回路４に入力し
、微分回路４０で微分され、零クロスコンパレータ４１
で零クロス検出されて、零クロス信号ｚＣ８を出力する
。
、微分回路４０で微分され、零クロスコンパレータ４１
で零クロス検出されて、零クロス信号ｚＣ８を出力する
。
一方９等化信号ｆ″は、ウィンドウ作成回路４２で、固
定スライスレベルＶＩＩＬ 、 −ｖｓｔ、でスライス
され、２つの位相の反対のウィンドウ信号ＷＳ １゜Ｗ
Ｂ２が作成される。
定スライスレベルＶＩＩＬ 、 −ｖｓｔ、でスライス
され、２つの位相の反対のウィンドウ信号ＷＳ １゜Ｗ
Ｂ２が作成される。
データセパレータ回路４３で、ウィンドウ信号Ｗ８１．
Ｗ８２によって零クロス信号ｚＣ８をセパレートして、
デジタル再生信号ＤＴを出力する。
Ｗ８２によって零クロス信号ｚＣ８をセパレートして、
デジタル再生信号ＤＴを出力する。
ところで、微分回路４０のＳ／Ｎ比の向上のためには２
等化回路２の利得ｋを大として、第５図（Ｑのように波
形をシャープにするとよい０このような利得ｋを大とし
て２等化量を大とすると、第５図（Ｑや第７図の矢印に
示すように１本来の波形の両側に肩部が生じ２等化量が
大な程ｖ１は小さく、ｖ２は大きくなる０ この肩部にディスク媒体上の欠陥による信号が乗ると、
第６図の点線や第７図のように、そのレベルが固定スラ
イスレベルＶＳＬを越えてしまうことがある。
等化回路２の利得ｋを大として、第５図（Ｑのように波
形をシャープにするとよい０このような利得ｋを大とし
て２等化量を大とすると、第５図（Ｑや第７図の矢印に
示すように１本来の波形の両側に肩部が生じ２等化量が
大な程ｖ１は小さく、ｖ２は大きくなる０ この肩部にディスク媒体上の欠陥による信号が乗ると、
第６図の点線や第７図のように、そのレベルが固定スラ
イスレベルＶＳＬを越えてしまうことがある。
このようになると、第６図の点線や第７図に示すように
、データ■の他に、肩部による誤ったデータ■を再生し
、且つ正しいデータ■を抜いてしまうという問題が生じ
ていた。
、データ■の他に、肩部による誤ったデータ■を再生し
、且つ正しいデータ■を抜いてしまうという問題が生じ
ていた。
このため、従来技術では、微分回路のＳ／Ｎ向上と、媒
体欠陥による誤りた再生信号の除去は相矛盾する課題で
あった。
体欠陥による誤りた再生信号の除去は相矛盾する課題で
あった。
本発明は、微分回路のＳ／Ｎ向上と媒体欠陥による誤っ
た再生信号の除去とを両立しうる磁気記録再生回路を提
供することを目的とする。
た再生信号の除去とを両立しうる磁気記録再生回路を提
供することを目的とする。
第１図は本発明の原理図である。
本発明の磁気記録再生回路は、遅延回路２０と。
一対の調整利得回路２１ａ、２１ｂと、一対の差動増幅
回路２２ａ 、２２ｂとを含み、該アナログ出力から一
対の等化信号を出力する反射型コサイン等化回路２と、
該一対の等化信号の一方を微分のために、他方をスライ
スレベルと比較し、ウィンドウ作成のために用い、微分
信号からデジタル再生信号をえるデジタル再生回路４と
を有するものである。
回路２２ａ 、２２ｂとを含み、該アナログ出力から一
対の等化信号を出力する反射型コサイン等化回路２と、
該一対の等化信号の一方を微分のために、他方をスライ
スレベルと比較し、ウィンドウ作成のために用い、微分
信号からデジタル再生信号をえるデジタル再生回路４と
を有するものである。
本発明では２反射型コサイン等化回路２から調整利得に
の異なる２つの等化信号’１ｓ’２を作成１、デジタル
再生回路４が、微分用とウィンドウ作成用とに異なる等
化量に１＊に２の等化信号’１ｅｆ２ を用いること
ができるようにしたものである。
の異なる２つの等化信号’１ｓ’２を作成１、デジタル
再生回路４が、微分用とウィンドウ作成用とに異なる等
化量に１＊に２の等化信号’１ｅｆ２ を用いること
ができるようにしたものである。
このため、大の等化量に１の等化信号ｆ１を用いてＳ／
Ｎのよい微分ができ、且つ小の等化量に２の等化信号ｆ
２を用いてウィンドウ作成できるため、欠陥を拾うウィ
ンドウを作成することもなく。
Ｎのよい微分ができ、且つ小の等化量に２の等化信号ｆ
２を用いてウィンドウ作成できるため、欠陥を拾うウィ
ンドウを作成することもなく。
安定に媒体欠陥による誤った再生信号を除去できる０
〔実施例〕
（ａ） 一実施例の構成の説明
第２図及び第３図は本発明の一実施例構成図であシ、第
３図は第２図の反射型コサイン等化回路２の詳細回路図
である。
３図は第２図の反射型コサイン等化回路２の詳細回路図
である。
図中、第１図及び第５図で示したものと同一のものは同
一の記号で示してあり、３ａ、３ｂはフィルタ（ローパ
スフィルタ）であり、各々差動アンプ２２ａ、２２ｂの
出力のノイズ（高周波成分）をカットするためのもの、
５ａはアンプであり。
一の記号で示してあり、３ａ、３ｂはフィルタ（ローパ
スフィルタ）であり、各々差動アンプ２２ａ、２２ｂの
出力のノイズ（高周波成分）をカットするためのもの、
５ａはアンプであり。
磁気ヘッド１の読取シ出力を増幅するもの、 ５ｂは
Ａ Ｇ Ｃ（Ａｕｔｏｍａｔｉｃ Ｇａ１ｎ Ｃｏｎｔ
ｒｏｌ ）回路であシ。
Ａ Ｇ Ｃ（Ａｕｔｏｍａｔｉｃ Ｇａ１ｎ Ｃｏｎｔ
ｒｏｌ ）回路であシ。
信号の利得調整を行うものである。
第３図において、２０ａは入力終端回路であり。
アナログ人力ｆが入力され、遅延回路２０の開放終端を
構成するものであシ、アナログ信号ｆの入力の結合コン
デンサＣ１＊Ｃ２と、終端抵抗Ｒ１゜Ｒ２と、差動アン
プを構成する一対のエミッタフォロワのトランジスタＱ
ｌ、Ｑ２と、結合抵抗Ｒ３と、コレクタ抵抗Ｒ４、Ｒ５
とで構成され、コレクタ抵抗が終端抵抗となるようにし
たものである。
構成するものであシ、アナログ信号ｆの入力の結合コン
デンサＣ１＊Ｃ２と、終端抵抗Ｒ１゜Ｒ２と、差動アン
プを構成する一対のエミッタフォロワのトランジスタＱ
ｌ、Ｑ２と、結合抵抗Ｒ３と、コレクタ抵抗Ｒ４、Ｒ５
とで構成され、コレクタ抵抗が終端抵抗となるようにし
たものである。
ＤＬは遅延線であり１時間でだけ、トランジスタＱ１の
コレクタ出力を遅延させるものであり。
コレクタ出力を遅延させるものであり。
後段に入力インピーダンスを大にして反射を起させるた
めの一対のエミッタフォロワのトランジスタＱ３．Ｑ４
が設けられている。
めの一対のエミッタフォロワのトランジスタＱ３．Ｑ４
が設けられている。
遅延線ＤＬの出力ｆ（ｔ＋τ）は、トランジスタＱ３．
結合コンデンサＣ３ｅ プルダウン抵抗Ｒ６゜トランジ
スタＱ５．結合コンデンサＣ５，プルダウン抵抗Ｒ９の
ルートで差動増幅器２２ａに入力する０ 又、遅延線ＤＬの前段は、トランジスタＱａ ｐ結合コ
ンデンサＣ４を介し１分圧抵抗Ｒ７，Ｒ８からなる第１
のゲイン調整回路（調整利得回路）２１８に入力し、ト
ランジスタＱｓ ｅ結合コンデンサ”６ｅ プルダウン
抵抗ＲＩＯのルートで差動増幅器２２８に入力する。
結合コンデンサＣ３ｅ プルダウン抵抗Ｒ６゜トランジ
スタＱ５．結合コンデンサＣ５，プルダウン抵抗Ｒ９の
ルートで差動増幅器２２ａに入力する０ 又、遅延線ＤＬの前段は、トランジスタＱａ ｐ結合コ
ンデンサＣ４を介し１分圧抵抗Ｒ７，Ｒ８からなる第１
のゲイン調整回路（調整利得回路）２１８に入力し、ト
ランジスタＱｓ ｅ結合コンデンサ”６ｅ プルダウン
抵抗ＲＩＯのルートで差動増幅器２２８に入力する。
差動増幅器２２ａは、一対の差動トランジスタＱｙ 、
Ｑｓと、結合抵抗Ｒ１１と、コレクタ抵抗Ｒ１２、Ｒ
１３と、コレクタ出力をエミッタ出力で出力する一対の
トランジスタＱｓ＊Ｑｔｏと、結合コンデンサＣ７，Ｃ
８を有している。
Ｑｓと、結合抵抗Ｒ１１と、コレクタ抵抗Ｒ１２、Ｒ
１３と、コレクタ出力をエミッタ出力で出力する一対の
トランジスタＱｓ＊Ｑｔｏと、結合コンデンサＣ７，Ｃ
８を有している。
同様に、遅延線ＤＬの出力ｆ（ｔ＋τ）は、入力インピ
ーダンスを大として反射を起させるためのトランジスタ
Ｑｌｌに入力し、結合コンデンサ”９ｅプルダウン抵抗
Ｒ１４，トランジスタＱ１３．結合コンデンサＣ１１ｅ
プルダウン抵抗Ｒ１７のルートで差動増幅器２２ｂに
入力する。
ーダンスを大として反射を起させるためのトランジスタ
Ｑｌｌに入力し、結合コンデンサ”９ｅプルダウン抵抗
Ｒ１４，トランジスタＱ１３．結合コンデンサＣ１１ｅ
プルダウン抵抗Ｒ１７のルートで差動増幅器２２ｂに
入力する。
同様に、遅延線ＤＬの前段は、トランジスタＱ１２．結
合コンデンサＣ１１を介し９分圧抵抗Ｒ１５゜Ｒ１６か
らなる第２のゲイン調整回路（調整利得回路）２１ｂＫ
入力し、トランジスタＱ１４．結合コンデンサＣ１２，
プルダウン抵抗Ｒ１８のルートで差動増幅器２２ｂＫ入
力する。
合コンデンサＣ１１を介し９分圧抵抗Ｒ１５゜Ｒ１６か
らなる第２のゲイン調整回路（調整利得回路）２１ｂＫ
入力し、トランジスタＱ１４．結合コンデンサＣ１２，
プルダウン抵抗Ｒ１８のルートで差動増幅器２２ｂＫ入
力する。
差動増幅器２２ｂは、一対の差動トランジスタＱ１ｓ
ｔ Ｑｔｓと、結合抵抗Ｒ１９と、コレクタ抵抗Ｒ２０
，Ｒ２１と、コレクタ出力をエミッタ出力で出力する一
対のトランジスタＱ１７ ｅ Ｃ１８と、結合コンデン
サＣ１３，Ｃ１４を有している。
ｔ Ｑｔｓと、結合抵抗Ｒ１９と、コレクタ抵抗Ｒ２０
，Ｒ２１と、コレクタ出力をエミッタ出力で出力する一
対のトランジスタＱ１７ ｅ Ｃ１８と、結合コンデン
サＣ１３，Ｃ１４を有している。
尚、各エミッタフロワーのトランジスタＱ１〜Ｑ１ｇの
エミッタには、電流源Ｉｓが設けられている０ 又、フィルタ３ａ、３ｂは周知のローパスフィルタで構
成される。
エミッタには、電流源Ｉｓが設けられている０ 又、フィルタ３ａ、３ｂは周知のローパスフィルタで構
成される。
（ｂ） 一実施例の動作の説明
第４図は本発明の一実施例波形図であり、第２図及び第
３図の構成の動作について第４図を用いて説明する。
３図の構成の動作について第４図を用いて説明する。
磁気ヘッド１の出力は、アンプ５ａで増幅され。
ＡＧＣ回路５ｂでＡＧＣ制御され１反射型コサイン等化
回路２に入力する。
回路２に入力する。
このアナログ入力は、遅延回路２０でτだけ遅延され、
遅延信号ｆ（ｔ＋τ）となる。
遅延信号ｆ（ｔ＋τ）となる。
一方、第１の調整利得回路２１ａは、大の利得に１ で
第１の調整利得信号に１・ｆを第５図（Ｑのように出力
し、第２の調整利得回路２１ｂは、小の利得に２ で第
２の調整利得信号に２・ｆを第５図の）のように出力す
る。
第１の調整利得信号に１・ｆを第５図（Ｑのように出力
し、第２の調整利得回路２１ｂは、小の利得に２ で第
２の調整利得信号に２・ｆを第５図の）のように出力す
る。
この第１の調整利得信号に１・ｆの振幅は、第２の調整
利得信号に２・ｆの振幅より大である。
利得信号に２・ｆの振幅より大である。
差動増幅器２２ａ、２２ｂは、各々遅延信号ｆ（ｔ＋τ
）と調整利得信号に１・ｆ、に、・ｆとの差を等化信号
’１ ｅ ’２として出力する。
）と調整利得信号に１・ｆ、に、・ｆとの差を等化信号
’１ ｅ ’２として出力する。
等化信号ｆ１は２等化信号ｆ２に比し２等化量が大のた
め、波形がシャープで且つ肩部を有する。
め、波形がシャープで且つ肩部を有する。
等化信号ｆ１は、微分回路４０で微分され、微分信号ｄ
ｆとなシ、零クロスコンパレータ４１で零クロス検出さ
れ、零クロス信号ＺＣ８がえられる０ この時１等化信号ｆｌは、波形がシャープとなつている
ので微分出力の８／Ｎが向上し、良好な零クロス出力が
えられる。
ｆとなシ、零クロスコンパレータ４１で零クロス検出さ
れ、零クロス信号ＺＣ８がえられる０ この時１等化信号ｆｌは、波形がシャープとなつている
ので微分出力の８／Ｎが向上し、良好な零クロス出力が
えられる。
一方１等化信号ｆ２は、ウィンドウ作成回路４２で固定
スライスレベルＶｓｔ 、 −ＶＩＩＬでスライスされ
、２つのウィンドウ信号ｗｓｉｔ−出力する。
スライスレベルＶｓｔ 、 −ＶＩＩＬでスライスされ
、２つのウィンドウ信号ｗｓｉｔ−出力する。
この時９等化信号ｆ２の等化量が小のため、肩部が殆ん
どなく、この部分に媒体欠陥による信号が乗ってもスラ
イスレベルを越えることがなく。
どなく、この部分に媒体欠陥による信号が乗ってもスラ
イスレベルを越えることがなく。
良好なウィンドウ信号を作成できる。
この零クロス信号ｚＣ８とウィンドウ信号ＷＳ１、ＷＳ
２は、データセパレータ回路４３に送られ、同相成分の
欠陥が除去され再生信号ＤＴが見られる。
２は、データセパレータ回路４３に送られ、同相成分の
欠陥が除去され再生信号ＤＴが見られる。
このようにして、微分とウィンドウ作成のそれぞれに最
適化した等化量の等化信号を作成しているので、微分の
Ｓ／Ｎを向上し、且つ媒体欠陥に対し有効な再生ができ
る。
適化した等化量の等化信号を作成しているので、微分の
Ｓ／Ｎを向上し、且つ媒体欠陥に対し有効な再生ができ
る。
（Ｃ） 他の実施例の説明
上述−の実施例では、２つのウィンドウ信号を作成して
いるが９等化信号ｆ２を全波整流し、１つのスライスレ
ベルｖｓＬでスライスして１つのウィンドウ信号を作成
して、データのセパレータを行りてもよい。
いるが９等化信号ｆ２を全波整流し、１つのスライスレ
ベルｖｓＬでスライスして１つのウィンドウ信号を作成
して、データのセパレータを行りてもよい。
又、デジタル再生回路４も、ウィンドウ信号で微分回路
を動作せしめ、ウィンドウ期間中のみ等化信号ｆ１を微
分し、零クロスコンパレータ４１へ入力し、データ再生
するようにしてもよい。
を動作せしめ、ウィンドウ期間中のみ等化信号ｆ１を微
分し、零クロスコンパレータ４１へ入力し、データ再生
するようにしてもよい。
以上本発明を実施例によシ説明したが１本発明は本発明
の主旨に従い種々の変形が可能でアシ。
の主旨に従い種々の変形が可能でアシ。
本発明からこれらを排除するものではない。
以上説明した様に２本発明によれば１等化量の異なる２
つの等化信号を作成し、微分用とウィンドウ作成用に用
いているので、Ｓ／Ｎのよい微分ができるとともに、媒
体欠陥による影響のないウィンドウ信号を作成できると
いう効果を奏し、媒体欠陥に対し誤動作のない再生を実
現できる。
つの等化信号を作成し、微分用とウィンドウ作成用に用
いているので、Ｓ／Ｎのよい微分ができるとともに、媒
体欠陥による影響のないウィンドウ信号を作成できると
いう効果を奏し、媒体欠陥に対し誤動作のない再生を実
現できる。
第１図は本発明の原理図。
第２図は本発明の一実施例構成図。
第３図は本発明の一実施例要部構成図。
第４図は本発明の一実施例波形図。
第５図及び第６図は従来技術の説明図。
第７図は従来技術の問題点説明図である０図中、１・・
・磁気ヘッド。 ２・・・反射型コサイン等化回路。 ４・・・デジタル再生回路。 ２０；・・遅延回路。 ２１．２１８，２１ｂ−・・調整利得回路。
・磁気ヘッド。 ２・・・反射型コサイン等化回路。 ４・・・デジタル再生回路。 ２０；・・遅延回路。 ２１．２１８，２１ｂ−・・調整利得回路。
Claims (2)
- （１）磁気ヘッド（１）の読取りアナログ出力からデジ
タル再生信号を得る磁気記録再生回路において、遅延回
路（２０）と、一対の調整利得回路（２１ａ、２１ｂ）
と、一対の差動増幅回路（２２ａ、２２ｂ）とを含み、
該アナログ出力から一対の等化信号を出力する反射型コ
サイン等化回路（２）と、 該一対の等化信号の一方を微分のために、他方をスライ
スレベルと比較し、ウィンドウ作成のために用い、微分
信号からデジタル再生信号をえるデジタル再生回路（４
）とを有することを 特徴とする磁気記録再生回路。 - （２）前記デジタル再生回路（４）は、 前記一方の等化信号を微分する微分回路（４０）と、該
微分回路（４０）の微分信号を零クロス点を検出する零
クロスコンパレータ（４１）と、 前記他方の等化信号をスライスレベルでスライスし、ウ
ィンドウ信号を作成するウィンドウ作成回路（４２）と
、 該零クロスコンパレータ（４１）の出力と該ウィンドウ
信号からデジタル再生信号を出力するセパレータ回路（
４３）とを有することを 特徴とする請求項１記載の磁気記録再生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062769A JP2507525B2 (ja) | 1988-03-16 | 1988-03-16 | 磁気記録再生回路 |
| US07/323,943 US5068753A (en) | 1988-03-16 | 1989-03-15 | Data reproducing circuit for memory system having an equalizer generating two different equalizing signals used for data reproduction |
| DE68919424T DE68919424T2 (de) | 1988-03-16 | 1989-03-16 | Datenwiedergabeschaltung für ein Speichersystem und mit einem Entzerrer, der zwei verschiedene Entzerrersignale regeneriert, für Datenwiedergabe. |
| EP89400744A EP0333592B1 (en) | 1988-03-16 | 1989-03-16 | Data reproducing circuit for memory system and having equalizer generating two different equalizing signals used for data reproduction |
| KR8903264A KR920009104B1 (en) | 1988-03-16 | 1989-03-16 | Data reproducing circuit for memory system and having equalizer generating two different equalizing signals used for data reproduction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062769A JP2507525B2 (ja) | 1988-03-16 | 1988-03-16 | 磁気記録再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01236406A true JPH01236406A (ja) | 1989-09-21 |
| JP2507525B2 JP2507525B2 (ja) | 1996-06-12 |
Family
ID=13209925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63062769A Expired - Lifetime JP2507525B2 (ja) | 1988-03-16 | 1988-03-16 | 磁気記録再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507525B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266852A (en) * | 1991-02-28 | 1993-11-30 | Sharp Kabushiki Kaisha | Filter circuit for integrated circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63195809A (ja) * | 1987-02-09 | 1988-08-12 | Hitachi Ltd | 磁気記録装置の読出し回路 |
| JPS647303A (en) * | 1987-06-29 | 1989-01-11 | Hitachi Ltd | Readout circuit for magnetic disk device |
-
1988
- 1988-03-16 JP JP63062769A patent/JP2507525B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63195809A (ja) * | 1987-02-09 | 1988-08-12 | Hitachi Ltd | 磁気記録装置の読出し回路 |
| JPS647303A (en) * | 1987-06-29 | 1989-01-11 | Hitachi Ltd | Readout circuit for magnetic disk device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266852A (en) * | 1991-02-28 | 1993-11-30 | Sharp Kabushiki Kaisha | Filter circuit for integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2507525B2 (ja) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2517461B2 (ja) | 低周波数復元方法及び装置 | |
| JPH06101664B2 (ja) | 再生波形等化回路 | |
| JPH01236406A (ja) | 磁気記録再生回路 | |
| JPH035019Y2 (ja) | ||
| JP2795647B2 (ja) | 微分回路及びその微分回路を用いた磁気記録再生回路 | |
| JPH06224712A (ja) | ２進信号用信号再生器 | |
| US4905102A (en) | System for processing signals reproduced from a digital magnetic record in a recorder-reproducer | |
| JPS63114423A (ja) | デ−タ復調方法 | |
| JPS62219806A (ja) | 波形等価器 | |
| JPH04105203A (ja) | ディジタル信号再生回路 | |
| JPH0378164A (ja) | 磁気記録再生装置 | |
| JPH0719335B2 (ja) | フロッピーディスク装置のデータ再生装置 | |
| JPH0376058A (ja) | 磁気データ再生回路 | |
| JPS6074161A (ja) | 磁気記録再生装置 | |
| JPH03263657A (ja) | 情報記録ディスク再生信号の波形等化回路 | |
| JPH0335473A (ja) | 磁気記録再生装置 | |
| JPH03130966A (ja) | 磁気記録再生装置 | |
| JPH04132604U (ja) | 垂直磁気記録再生装置の再生波形等化回路 | |
| JPH04258850A (ja) | 磁気テープ再生装置の波形整形回路 | |
| JPH02126404A (ja) | 情報再生方式 | |
| JPH0362362A (ja) | データ復調回路 | |
| JPH01178168A (ja) | ディスク記録媒体再生信号の波形等化回路 | |
| JPS6247828A (ja) | 光学式再生装置の誤差信号発生装置 | |
| JPS62245825A (ja) | イコライザ− | |
| JPS63308767A (ja) | デジタル信号処理回路 |