JPH06224712A - ２進信号用信号再生器 - Google Patents
２進信号用信号再生器Info
- Publication number
- JPH06224712A JPH06224712A JP5293135A JP29313593A JPH06224712A JP H06224712 A JPH06224712 A JP H06224712A JP 5293135 A JP5293135 A JP 5293135A JP 29313593 A JP29313593 A JP 29313593A JP H06224712 A JPH06224712 A JP H06224712A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- detector
- amplitude
- pass filter
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000004044 response Effects 0.000 abstract description 13
- 238000001514 detection method Methods 0.000 abstract description 8
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 230000003044 adaptive effect Effects 0.000 abstract 1
- 230000003595 spectral effect Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000007476 Maximum Likelihood Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 フルレスポンス等化部を備えた再生回路を可
及的に僅かなコストで冗長度の低い伝送コードに対して
も適合できるように改善すること。 【構成】 ２つの検出器の内の１つからの出力信号がハ
イパスフィルタを介して積分器の入力側に接続されてい
る信号路へフィードバックされるように構成する。
及的に僅かなコストで冗長度の低い伝送コードに対して
も適合できるように改善すること。 【構成】 ２つの検出器の内の１つからの出力信号がハ
イパスフィルタを介して積分器の入力側に接続されてい
る信号路へフィードバックされるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、入力フィルタと積分器
によって形成される信号等化器と、振幅検出器と、期間
検出器とを有する、２進信号用信号再生器に関する。
によって形成される信号等化器と、振幅検出器と、期間
検出器とを有する、２進信号用信号再生器に関する。
【０００２】
【従来の技術】伝送リンクから、例えば記録機器から供
給される２進信号の再生は通常次の３つの段において行
われる。
給される２進信号の再生は通常次の３つの段において行
われる。
【０００３】１． 信号等化器段 ２． 振幅検出器段 ３． 期間検出器段 記録された２進信号を再構築する等化回路（フルレスポ
ンス等化器）は例えば“ＩＥＥＥ Ｔｒａｎｓａｃｔｉ
ｏｎｓ，ＶＯＬ ＣＥ−３２，Ｎｏ４，Ｎｏｖ．１９８
６，Ｐ７０９，図７”から公知である。ここに示されて
いる等化器はいわゆるコサイン等化器と積分器からなっ
ている。この等化回路は、直流成分を含まない可及的に
僅かな低周波スペクトル成分を含んでいる信号に非常に
良く適している。このような信号は例えばＲ−ＤＡＴ−
システムに対する８／１０−コードである。
ンス等化器）は例えば“ＩＥＥＥ Ｔｒａｎｓａｃｔｉ
ｏｎｓ，ＶＯＬ ＣＥ−３２，Ｎｏ４，Ｎｏｖ．１９８
６，Ｐ７０９，図７”から公知である。ここに示されて
いる等化器はいわゆるコサイン等化器と積分器からなっ
ている。この等化回路は、直流成分を含まない可及的に
僅かな低周波スペクトル成分を含んでいる信号に非常に
良く適している。このような信号は例えばＲ−ＤＡＴ−
システムに対する８／１０−コードである。
【０００４】デジタルビデオ記録に対しては冗長性の低
いコード（例えば８／９−変調又は２４／２５−変調）
が用いられなければならない。このような変調コードに
よって生成された記録信号（この信号は付加的にトラッ
キング情報を含むこともある）は、もちろん直流成分を
含まないものではあるがしかしながら非常にはっきりと
現われる低周波スペクトル成分を有している。従って公
知の等化方式を用いて元の２進信号を振幅検出の前に再
構築することに最善を尽くしたとしてもここでは望まし
い値を得ることはできない。所要のアイ開口を達成する
ためには低周波を非常に強く強調しなければならない。
しかしながらその場合には低周波の障害信号もこれに伴
って増幅されてしまう。その他にも積分時定数が過度に
大きな場合には積分器の安定性がもはや保証されなくな
ってしまう。
いコード（例えば８／９−変調又は２４／２５−変調）
が用いられなければならない。このような変調コードに
よって生成された記録信号（この信号は付加的にトラッ
キング情報を含むこともある）は、もちろん直流成分を
含まないものではあるがしかしながら非常にはっきりと
現われる低周波スペクトル成分を有している。従って公
知の等化方式を用いて元の２進信号を振幅検出の前に再
構築することに最善を尽くしたとしてもここでは望まし
い値を得ることはできない。所要のアイ開口を達成する
ためには低周波を非常に強く強調しなければならない。
しかしながらその場合には低周波の障害信号もこれに伴
って増幅されてしまう。その他にも積分時定数が過度に
大きな場合には積分器の安定性がもはや保証されなくな
ってしまう。
【０００５】このような難点を回避するために、前記し
たような等化方式（フルレスポンス等化とも称される）
の代わりにパーシャルレスポンス等化が用いられる。こ
の場合等化回路は正確に定められる歪を生ぜしめる。こ
のような形で生ぜしめられた信号に対する法則は公知な
ので、適当な回路を用いて所期の２進信号を再構築する
ことは可能である。磁気テープ伝送に対しては、最尤検
出器（通常はヴィタビタイプ（ｖｉｔｅｒｂｉ−Ｔｙｐ
ｅ））との組合せにおいていわゆるパーシャルレスポン
スクラス４−等化ＰＲ４−信号が特に適するものである
ことがわかっている。このＰＲ４−信号は３進信号であ
る。この３進信号においてはもはや簡単なゼロ点通過検
出器を用いてレベル検出を行うことはできない。そのた
め最尤検出を行うためにはアナログ／デジタル変換器を
用いてＰＲ４−信号をサンプリングしなければならな
い。しかしながらこのような形式で実施される２進信号
の再生には、フルレスポンス等化部とゼロ点通過検出器
とを備えた再生回路に較べて格段に多くの経費がかかる
ものである。
たような等化方式（フルレスポンス等化とも称される）
の代わりにパーシャルレスポンス等化が用いられる。こ
の場合等化回路は正確に定められる歪を生ぜしめる。こ
のような形で生ぜしめられた信号に対する法則は公知な
ので、適当な回路を用いて所期の２進信号を再構築する
ことは可能である。磁気テープ伝送に対しては、最尤検
出器（通常はヴィタビタイプ（ｖｉｔｅｒｂｉ−Ｔｙｐ
ｅ））との組合せにおいていわゆるパーシャルレスポン
スクラス４−等化ＰＲ４−信号が特に適するものである
ことがわかっている。このＰＲ４−信号は３進信号であ
る。この３進信号においてはもはや簡単なゼロ点通過検
出器を用いてレベル検出を行うことはできない。そのた
め最尤検出を行うためにはアナログ／デジタル変換器を
用いてＰＲ４−信号をサンプリングしなければならな
い。しかしながらこのような形式で実施される２進信号
の再生には、フルレスポンス等化部とゼロ点通過検出器
とを備えた再生回路に較べて格段に多くの経費がかかる
ものである。
【０００６】
【発明が解決しようとする課題】本発明の課題は、フル
レスポンス等化部を備えた再生回路を可及的に僅かな費
用でもって冗長度の低い伝送コードに対しても適合でき
るように改善することである。
レスポンス等化部を備えた再生回路を可及的に僅かな費
用でもって冗長度の低い伝送コードに対しても適合でき
るように改善することである。
【０００７】
【課題を解決するための手段】本発明によれば上記課題
は、２つの検出器の１つからの出力信号がハイパスフィ
ルタを介して前記積分器の入力側の信号路へフィードバ
ックされることによって解決される。
は、２つの検出器の１つからの出力信号がハイパスフィ
ルタを介して前記積分器の入力側の信号路へフィードバ
ックされることによって解決される。
【０００８】本発明の有利な実施例は従属請求項に記載
される。
される。
【０００９】本発明による解決法は、量子化式フィード
バック原理に基づくものである。この場合入力信号はハ
イパスフィルタにて瀘波して加算段を介してレベル検出
器へ供給される。レベル検出器又は期間検出器の出力信
号はローパスフィルタを介して加算段の第２の入力側に
供給される。このローパスフィルタは入力信号のハイパ
ス形式の伝送路に対して相補的な周波数応答特性をでき
るだけ有すべきである。それにより伝送中に失われた低
周波信号成分が既に障害から解放された信号に置換され
る。そのため低周波障害の強調が避けられる。ヨーロッ
パ特許第００７３４００号には、量子化フィードバック
に要求される相補的なローパス信号を、ハイパス路を介
して伝送される入力信号を検出器の出力信号から減算す
ることによって形成することが記載されている。
バック原理に基づくものである。この場合入力信号はハ
イパスフィルタにて瀘波して加算段を介してレベル検出
器へ供給される。レベル検出器又は期間検出器の出力信
号はローパスフィルタを介して加算段の第２の入力側に
供給される。このローパスフィルタは入力信号のハイパ
ス形式の伝送路に対して相補的な周波数応答特性をでき
るだけ有すべきである。それにより伝送中に失われた低
周波信号成分が既に障害から解放された信号に置換され
る。そのため低周波障害の強調が避けられる。ヨーロッ
パ特許第００７３４００号には、量子化フィードバック
に要求される相補的なローパス信号を、ハイパス路を介
して伝送される入力信号を検出器の出力信号から減算す
ることによって形成することが記載されている。
【００１０】この量子化フィードバックと本発明との間
で共通する点は、検出器の１つの出力側からの障害から
解放された信号の一部が振幅検出器の前で信号にフィー
ドバックされることである。しかしながらこの量子化フ
ィードバックとは対照的に、本発明による回路では信号
の直流成分がフィードバックされず、従って再び形成さ
れることもない。それ故に本発明による回路はとりわけ
強い低周波スペクトル成分は含むが直流成分は含まない
信号に適する。本発明による回路の利点は、積分器を用
いた信頼性の高いフルレスポンス等化構想が強い低周波
スペクトル成分を有する信号においても適用化能である
ことである。積分は、低周波障害の強調が過度に大き過
ぎないで積分回路の安定性が保証されるように実施され
る。Ｒ−Ｃ直列回路はフィードバックハイパスフィルタ
として適していることが判っている。Ｒ−Ｃ素子の時定
数とフィードバック信号の振幅を調整することによって
レベル検出器の入力側における信号のアイ開口が最適化
される。これは再生された信号のビットエラー率が最小
化されることを意味する。
で共通する点は、検出器の１つの出力側からの障害から
解放された信号の一部が振幅検出器の前で信号にフィー
ドバックされることである。しかしながらこの量子化フ
ィードバックとは対照的に、本発明による回路では信号
の直流成分がフィードバックされず、従って再び形成さ
れることもない。それ故に本発明による回路はとりわけ
強い低周波スペクトル成分は含むが直流成分は含まない
信号に適する。本発明による回路の利点は、積分器を用
いた信頼性の高いフルレスポンス等化構想が強い低周波
スペクトル成分を有する信号においても適用化能である
ことである。積分は、低周波障害の強調が過度に大き過
ぎないで積分回路の安定性が保証されるように実施され
る。Ｒ−Ｃ直列回路はフィードバックハイパスフィルタ
として適していることが判っている。Ｒ−Ｃ素子の時定
数とフィードバック信号の振幅を調整することによって
レベル検出器の入力側における信号のアイ開口が最適化
される。これは再生された信号のビットエラー率が最小
化されることを意味する。
【００１１】本発明による回路の実施例に要するコスト
は最も簡単な構成例においては抵抗とコンデンサに係る
費用のみである。この簡単な構成例は、入力振幅の僅か
な変化調整で以って算出を行なわなければならないよう
な場合に適する。入力振幅の大きな変動が予測される限
りフィードバック信号の振幅はそのつどの入力振幅に整
合させるべきである。２進信号はハイパスフィルタを介
してフィードバックされるので、フィードバック信号の
振幅調整を入力信号の振幅によって制御されるリミッタ
によって行うことが可能である。リミッタに対する制御
電圧は、入力信号の整流によって形成される。それによ
りレベル検出器としてのゼロ点通過検出器との組合せの
中でフルレスポンス等化のなされる回路における振幅に
依存しない利点は維持される。
は最も簡単な構成例においては抵抗とコンデンサに係る
費用のみである。この簡単な構成例は、入力振幅の僅か
な変化調整で以って算出を行なわなければならないよう
な場合に適する。入力振幅の大きな変動が予測される限
りフィードバック信号の振幅はそのつどの入力振幅に整
合させるべきである。２進信号はハイパスフィルタを介
してフィードバックされるので、フィードバック信号の
振幅調整を入力信号の振幅によって制御されるリミッタ
によって行うことが可能である。リミッタに対する制御
電圧は、入力信号の整流によって形成される。それによ
りレベル検出器としてのゼロ点通過検出器との組合せの
中でフルレスポンス等化のなされる回路における振幅に
依存しない利点は維持される。
【００１２】
【実施例】次に本発明の実施例を図面に基づき詳細に説
明する。
明する。
【００１３】図１にはフルレスポンス等化器を備えた公
知の再生回路が示されている。等化器１はいわゆるコサ
イン等化器と積分器５からなる。コサイン等化器におい
ては入力信号が、それぞれビット期間Ｔの走行時間差で
３度加算段４の入力側に供給される。係数Ｋ１及びＫ２
は次のように選定される。すなわち加算段４の出力信号
Ｓ２が狭幅パルスからなるように選定される。この狭幅
パルスは原信号Ｓ０のレベル変化に相応して、隣接パル
スの影響をできるだけ受けない。レベル検出器２へ供給
される信号Ｓ３は、パルスＳ２の積分によって得られ
る。ここでのレベル検出は、ゼロ点通過検出器として接
続されているコンパレータ６を用いて行われる。さらに
期間検出が、期間検出器３のＰＬＬ回路７において再生
されたビットレートでＤフリップフロップ８を介して行
われる。
知の再生回路が示されている。等化器１はいわゆるコサ
イン等化器と積分器５からなる。コサイン等化器におい
ては入力信号が、それぞれビット期間Ｔの走行時間差で
３度加算段４の入力側に供給される。係数Ｋ１及びＫ２
は次のように選定される。すなわち加算段４の出力信号
Ｓ２が狭幅パルスからなるように選定される。この狭幅
パルスは原信号Ｓ０のレベル変化に相応して、隣接パル
スの影響をできるだけ受けない。レベル検出器２へ供給
される信号Ｓ３は、パルスＳ２の積分によって得られ
る。ここでのレベル検出は、ゼロ点通過検出器として接
続されているコンパレータ６を用いて行われる。さらに
期間検出が、期間検出器３のＰＬＬ回路７において再生
されたビットレートでＤフリップフロップ８を介して行
われる。
【００１４】図２には本発明による回路が示されてい
る。信号等化器１は入力フィルタＦと加算段４′と積分
器５とからなる。入力フィルタＦがトランスバーサルフ
ィルタの場合には加算段４′は図１のように当該フィル
タの構成要素であってもよい。リミッタ１０の出力信号
はハイパスフィルタ９を介して加算段４′の第２の入力
側に供給される。リミッタの制御電圧Ｕｓは、増幅器１
１とこれに後置の整流器とによって形成される。振幅検
出器２はゼロ点通過検出器として接続されたコンパレー
タ６によって形成されている。振幅検出器２の出力信号
は、期間検出器３に供給され、その他にも制御リミッタ
１０とハイパスフィルタ９とを介して積分器５の入力側
の信号路へフィードバックされる。期間検出は、期間検
出器３のＰＬＬ回路７において再生されたビットレート
でもってＤフリップフロップ８を介して行われる。
る。信号等化器１は入力フィルタＦと加算段４′と積分
器５とからなる。入力フィルタＦがトランスバーサルフ
ィルタの場合には加算段４′は図１のように当該フィル
タの構成要素であってもよい。リミッタ１０の出力信号
はハイパスフィルタ９を介して加算段４′の第２の入力
側に供給される。リミッタの制御電圧Ｕｓは、増幅器１
１とこれに後置の整流器とによって形成される。振幅検
出器２はゼロ点通過検出器として接続されたコンパレー
タ６によって形成されている。振幅検出器２の出力信号
は、期間検出器３に供給され、その他にも制御リミッタ
１０とハイパスフィルタ９とを介して積分器５の入力側
の信号路へフィードバックされる。期間検出は、期間検
出器３のＰＬＬ回路７において再生されたビットレート
でもってＤフリップフロップ８を介して行われる。
【００１５】２進信号はハイパスフィルタ９を介してフ
ィードバックされるので、当該２進信号の振幅調整は入
力信号Ｓ１の振幅によって制御されるリミッタ１０によ
って行うことができる。入力振幅の変動が大きい場合に
はフィードバック振幅はそのつどの入力振幅に自動的に
整合される。それによりレベル検出器としてのゼロ点通
過検出器との組合せの中でフルレスポンス等化のなされ
る回路における振幅に依存しない利点は維持される。
ィードバックされるので、当該２進信号の振幅調整は入
力信号Ｓ１の振幅によって制御されるリミッタ１０によ
って行うことができる。入力振幅の変動が大きい場合に
はフィードバック振幅はそのつどの入力振幅に自動的に
整合される。それによりレベル検出器としてのゼロ点通
過検出器との組合せの中でフルレスポンス等化のなされ
る回路における振幅に依存しない利点は維持される。
【００１６】図３には前述したフィードバックを行うた
めの回路の具体例が示されている。入力信号Ｓ１はエミ
ッタフォロア１２を介してそれぞれビット期間Ｔの遅延
時間を有する２つの遅延線へ供給される。遅延路は入力
側と出力側において遅延線の特性インピーダンスＺで終
端されている。信号は、遅延路の３つのタップ点からト
ランジスタ１３，１４，１５の高インピーダンスのベー
ス入力側へ供給される。トランジスタ１３と１４はエミ
ッタフォロアとして接続されており、単にインピーダン
ス変換器として用いられる。トランジスタ１５と１６は
同時に加算段４と積分器５を形成する。信号等化に最も
適している係数Ｋ１及びＫ２は、相互に依存することな
く調整可能である。なぜならば調整抵抗を通って流れる
信号電流が結合コンデンサ１８を介してトランジスタ１
６の低インピーダンスのエミッタ入力側に達するからで
ある。係数Ｋ１及びＫ２に相応する信号電流は極性変化
することなく積分コンデンサ１７に供給される。その際
トランジスタ１６のコレクタは高インピーダンス電流源
として用いられる。遅延路の中央タップからの信号電流
は、高インピーダンス電流源として用いられるトランジ
スタ１５を介してコンデンサ１７に極性を反転して供給
される。コンデンサ１７と、トランジスタ１５及び１６
のコレクタとの相互接続によりほぼ理想的な積分器が形
成される。この積分器はエミッタフォロア２３の入力側
によって僅かに負荷されている。トランジスタ１５及び
１６のコレクタにおける電圧の安定化のために、負帰還
（これは分圧器２０，２１とコンデンサ２２によって行
われる）が必要である。負帰還回路の係数（これは安定
性の理由から大き過ぎてはならない）は、積分された信
号Ｓ３の振幅が平均電圧値に迅速に低下するように決め
られる。
めの回路の具体例が示されている。入力信号Ｓ１はエミ
ッタフォロア１２を介してそれぞれビット期間Ｔの遅延
時間を有する２つの遅延線へ供給される。遅延路は入力
側と出力側において遅延線の特性インピーダンスＺで終
端されている。信号は、遅延路の３つのタップ点からト
ランジスタ１３，１４，１５の高インピーダンスのベー
ス入力側へ供給される。トランジスタ１３と１４はエミ
ッタフォロアとして接続されており、単にインピーダン
ス変換器として用いられる。トランジスタ１５と１６は
同時に加算段４と積分器５を形成する。信号等化に最も
適している係数Ｋ１及びＫ２は、相互に依存することな
く調整可能である。なぜならば調整抵抗を通って流れる
信号電流が結合コンデンサ１８を介してトランジスタ１
６の低インピーダンスのエミッタ入力側に達するからで
ある。係数Ｋ１及びＫ２に相応する信号電流は極性変化
することなく積分コンデンサ１７に供給される。その際
トランジスタ１６のコレクタは高インピーダンス電流源
として用いられる。遅延路の中央タップからの信号電流
は、高インピーダンス電流源として用いられるトランジ
スタ１５を介してコンデンサ１７に極性を反転して供給
される。コンデンサ１７と、トランジスタ１５及び１６
のコレクタとの相互接続によりほぼ理想的な積分器が形
成される。この積分器はエミッタフォロア２３の入力側
によって僅かに負荷されている。トランジスタ１５及び
１６のコレクタにおける電圧の安定化のために、負帰還
（これは分圧器２０，２１とコンデンサ２２によって行
われる）が必要である。負帰還回路の係数（これは安定
性の理由から大き過ぎてはならない）は、積分された信
号Ｓ３の振幅が平均電圧値に迅速に低下するように決め
られる。
【００１７】強い低周波スペクトル成分を有する信号の
下では振幅の低下によってアイ開口が低減され障害に対
する感度が高まる。積分点１５，１６，１７における振
幅低下を十分に補償する電流が、本発明によるフィード
バックハイパスフィルタ９を介して積分器に供給され
る。それによりアイ開口が効果的に拡大されるため、障
害信号は振幅検出の際にゼロ点通過検出器の入力側にお
いて相応に僅しか作用しなくなる。ここにおいて図１に
よる回路構想（これは図３においても用いられる）の下
に本発明に基づく信号等化の改善が非常に僅かな付加的
コストで実現される。なぜならコサイン等化器の加算段
４を検出器出力側からハイパスフィルタ９を介してフィ
ードバックされる信号の供給のために利用できるからで
ある。
下では振幅の低下によってアイ開口が低減され障害に対
する感度が高まる。積分点１５，１６，１７における振
幅低下を十分に補償する電流が、本発明によるフィード
バックハイパスフィルタ９を介して積分器に供給され
る。それによりアイ開口が効果的に拡大されるため、障
害信号は振幅検出の際にゼロ点通過検出器の入力側にお
いて相応に僅しか作用しなくなる。ここにおいて図１に
よる回路構想（これは図３においても用いられる）の下
に本発明に基づく信号等化の改善が非常に僅かな付加的
コストで実現される。なぜならコサイン等化器の加算段
４を検出器出力側からハイパスフィルタ９を介してフィ
ードバックされる信号の供給のために利用できるからで
ある。
【００１８】
【発明の効果】本発明によれば可及的に僅かな費用でも
って、フルレスポンス等化部を備えた信号再生回路を冗
長度の低い伝送コードに対しても適合可能となるように
改善することができる。
って、フルレスポンス等化部を備えた信号再生回路を冗
長度の低い伝送コードに対しても適合可能となるように
改善することができる。
【図１】公知の再生回路を示した図である。
【図２】本発明による再生回路を示した図である。
【図３】本発明による再生回路の有利な実施例を示した
図である。
図である。
１ 信号等化器 ２ 振幅検出器 ３ 期間検出器 ４ 加算段 ５ 積分器 ６ コンパレータ ７ ＰＬＬ回路 ８ Ｄ−フリップフロップ ９ ハイパスフィルタ １０ リミッタ １１ 増幅器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴェルナー ショルツ ドイツ連邦共和国 ゲールデン オスター シュトラーセ 20
Claims (5)
- 【請求項１】 入力フィルタ（Ｆ）と積分器（５）によ
って形成される信号等化器（１）と、振幅検出器（２）
と、期間検出器（３）とを有する、２進信号用信号再生
器において、 前記２つの検出器（２，３）の１つからの出力信号（Ｓ
４，Ｓ５）がハイパスフィルタ（９）を介して前記積分
器（５）の入力側の信号路へフィードバックされている
ことを特徴とする、２進信号用信号再生器。 - 【請求項２】 前記ハイパスフィルタ（９）は抵抗
（Ｒ）とコンデンサ（Ｃ）の直列回路からなる、請求項
１記載の２進信号用信号再生器。 - 【請求項３】 前記ハイパスフィルタ（９）を介して供
給されるフィードバック電流の振幅は、入力信号（Ｓ
１）の振幅に自動的に整合される、請求項１又は２記載
の２進信号用信号再生器。 - 【請求項４】 前記信号等化器（１）は積分器（５）の
前に加算段（４）を備えた回路を有しており、前記ハイ
パスフィルタ（９）を介してフィードバックされた信号
が当該加算段（４）の入力側に供給される請求項１〜３
いずれか１記載の２進信号用信号再生器。 - 【請求項５】 前記入力フィルタ（４）はハイパスフィ
ルタとして構成されている、請求項１記載の２進信号用
信号再生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4239374A DE4239374A1 (de) | 1992-11-24 | 1992-11-24 | Signalgenerator für Binärsignale |
| DE4239374.4 | 1992-11-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224712A true JPH06224712A (ja) | 1994-08-12 |
| JP3519110B2 JP3519110B2 (ja) | 2004-04-12 |
Family
ID=6473462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29313593A Expired - Fee Related JP3519110B2 (ja) | 1992-11-24 | 1993-11-24 | ２進信号用信号再生器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5602871A (ja) |
| EP (1) | EP0599120B1 (ja) |
| JP (1) | JP3519110B2 (ja) |
| DE (2) | DE4239374A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9811058B2 (en) | 2012-06-21 | 2017-11-07 | Lsis Co., Ltd. | Apparatus and method for controlling input signal |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137832A (en) * | 1998-07-24 | 2000-10-24 | Kendin Semiconductor, Inc. | Adaptive equalizer |
| CN1832334B (zh) * | 2006-04-14 | 2010-04-07 | 北京航空航天大学 | 谐振式传感器积分式放大电路 |
| DE102011088810B4 (de) | 2011-12-16 | 2023-02-02 | Endress+Hauser Conducta Gmbh+Co. Kg | Elektronische Schaltung und Verfahren zum Demodulieren von Nutzsignalen aus einem Trägersignal sowie ein Modem |
| DE102020128589B4 (de) * | 2020-10-30 | 2024-11-21 | Olympus Winter & Ibe Gmbh | Elektrochirurgie-Generator mit Wechselrichter zur Erzeugung von HF-Hochspannung |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5152264A (ja) * | 1974-09-11 | 1976-05-08 | Sharp Kk | |
| DE3119485A1 (de) * | 1981-05-15 | 1982-12-09 | Siemens AG, 1000 Berlin und 8000 München | Regenerator fuer digitale signale |
| DE3132972A1 (de) * | 1981-08-20 | 1983-03-24 | Siemens AG, 1000 Berlin und 8000 München | Regenerator fuer digitale signale mit quantisierter rueckkopplung |
| US4430744A (en) * | 1981-12-18 | 1984-02-07 | Gte Automatic Electric Incorporated | Adaptive IF equalizer for digital transmission |
| NL8701333A (nl) * | 1987-06-09 | 1989-01-02 | Philips Nv | Inrichting voor het bestrijden van intersymboolinterferentie en ruis. |
| US4847864A (en) * | 1988-06-22 | 1989-07-11 | American Telephone And Telegraph Company | Phase jitter compensation arrangement using an adaptive IIR filter |
| US5181228A (en) * | 1990-10-12 | 1993-01-19 | Level One Communications, Inc. | System and method for phase equalization |
-
1992
- 1992-11-24 DE DE4239374A patent/DE4239374A1/de not_active Withdrawn
-
1993
- 1993-11-08 DE DE59309343T patent/DE59309343D1/de not_active Expired - Lifetime
- 1993-11-08 EP EP93118047A patent/EP0599120B1/de not_active Expired - Lifetime
- 1993-11-16 US US08/152,642 patent/US5602871A/en not_active Expired - Lifetime
- 1993-11-24 JP JP29313593A patent/JP3519110B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9811058B2 (en) | 2012-06-21 | 2017-11-07 | Lsis Co., Ltd. | Apparatus and method for controlling input signal |
Also Published As
| Publication number | Publication date |
|---|---|
| US5602871A (en) | 1997-02-11 |
| JP3519110B2 (ja) | 2004-04-12 |
| EP0599120A1 (de) | 1994-06-01 |
| DE59309343D1 (de) | 1999-03-11 |
| EP0599120B1 (de) | 1999-01-27 |
| DE4239374A1 (de) | 1994-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2727256B2 (ja) | デジタル磁気記録システムにおいて使用するための読取りチャネル検出器 | |
| US5483552A (en) | Adaptive equalizing apparatus for controlling the input signal level of quantized feedback | |
| JP2627337B2 (ja) | デジタル信号の再生回路 | |
| JP3519110B2 (ja) | ２進信号用信号再生器 | |
| EP0414548A2 (en) | Low frequency restorer | |
| US4371900A (en) | Equalization of DC null in reproducing a high density recording | |
| US5598302A (en) | Method and apparatus for detecting digital playback signals using phase equalization and waveform shaping of playback signals | |
| US6046875A (en) | Linear transconductance circuit having a large linear range | |
| US7106238B2 (en) | Input data slicer | |
| JP3052523B2 (ja) | 再生波形の非線形補正ａ／ｄ変換方法及び装置 | |
| US4495531A (en) | Equalizer circuit for signal waveform reproduced by apparatus for magnetic digital data recording and playback | |
| JPH07296524A (ja) | デイジタルデータ再生装置 | |
| US5887030A (en) | Data reproducing apparatus having equalization characteristics which can be controlled | |
| JP2629255B2 (ja) | 自動等化回路 | |
| KR930000216B1 (ko) | 디지탈 신호 재생 회로 | |
| JPH06140875A (ja) | 自動等化装置 | |
| KR0148184B1 (ko) | 비대칭 개선을 위한 기록재생시스템의 재생신호 등화방법 및 그 장치 | |
| JPH0352164A (ja) | デジタル信号再生装置の直流再生回路 | |
| JPS6027259A (ja) | 受信器 | |
| JPH04183042A (ja) | ディジタル情報検出装置 | |
| JPH0982028A (ja) | データ再生回路 | |
| JPH0756989B2 (ja) | 信号識別装置 | |
| JP2001014807A (ja) | 再生装置 | |
| JPH06216703A (ja) | 等化器として使用する連続時間アナログ信号フィルタ装置 | |
| JPH079681B2 (ja) | 積分検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |