JPH01237842A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH01237842A JPH01237842A JP63066215A JP6621588A JPH01237842A JP H01237842 A JPH01237842 A JP H01237842A JP 63066215 A JP63066215 A JP 63066215A JP 6621588 A JP6621588 A JP 6621588A JP H01237842 A JPH01237842 A JP H01237842A
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- graphic processing
- diagnostic mode
- processing unit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ワークステーション等でパイプライン構成によりクリッ
ピングを行う図形処理システムの診断方式に関し、 外部からテストパターンと内部テストの結果をチェック
でき、ハードのインターフェイスを容易にし、内部テス
トの結果データが保証されて、不良回路を探知可能にす
ることを目的とし、図形処理ユニットのそれぞれに診断
モード指示信号及びリセット信号の入力ピンとテストの
格納部を備え、各図形処理ユニットのリセット後に前記
診断モード指示信号が診断モードであるか否かにより前
記テストパターンを出力に割込ませるか否かを決定し、
テストパターンデータ又は図形処理ユニット内部のステ
ータスデータにチェック用ビットを付加もしくは含有さ
せ、出力されるチェツク用ビットに着目することにより
テストパターン又は内部ステータスを外部で診断するよ
うに構成する。
ピングを行う図形処理システムの診断方式に関し、 外部からテストパターンと内部テストの結果をチェック
でき、ハードのインターフェイスを容易にし、内部テス
トの結果データが保証されて、不良回路を探知可能にす
ることを目的とし、図形処理ユニットのそれぞれに診断
モード指示信号及びリセット信号の入力ピンとテストの
格納部を備え、各図形処理ユニットのリセット後に前記
診断モード指示信号が診断モードであるか否かにより前
記テストパターンを出力に割込ませるか否かを決定し、
テストパターンデータ又は図形処理ユニット内部のステ
ータスデータにチェック用ビットを付加もしくは含有さ
せ、出力されるチェツク用ビットに着目することにより
テストパターン又は内部ステータスを外部で診断するよ
うに構成する。
本発明は、ワークステーション等で使用される図形処理
システムの診断方式に関し、特に、パイプライン構成に
よりクリッピングを行う図形処理システムの診断方式に
関する。
システムの診断方式に関し、特に、パイプライン構成に
よりクリッピングを行う図形処理システムの診断方式に
関する。
ワークステーション（ＷＳ）で図形を表示するに際して
は、描画オーダのフェッチ、座標変換。
は、描画オーダのフェッチ、座標変換。
クリッピング、フレームメモリへの描画などの各ステッ
プが行われるが、座標変換とクリッピングは、普通、Ｔ
ＣＰ （Ｔｒａｎｓｆｏｒｍ Ｃ１１ｐ Ｐｒｏｃｅ
ｓｓｏｒ）によって、パイプライン処理が行われる。パ
イプライン処理（Ｐｉｐｅｌｉｎｅ Ｐｒｏｃｅｓｓｉ
ｎｇ）とは、複数の小さな機能単位を直列に接続して構
成される機能により行われる処理で、その演算はデータ
の入力と結果の出力とが所定の時間間隔で行われる。
プが行われるが、座標変換とクリッピングは、普通、Ｔ
ＣＰ （Ｔｒａｎｓｆｏｒｍ Ｃ１１ｐ Ｐｒｏｃｅ
ｓｓｏｒ）によって、パイプライン処理が行われる。パ
イプライン処理（Ｐｉｐｅｌｉｎｅ Ｐｒｏｃｅｓｓｉ
ｎｇ）とは、複数の小さな機能単位を直列に接続して構
成される機能により行われる処理で、その演算はデータ
の入力と結果の出力とが所定の時間間隔で行われる。
第８図は、図形処理ユニットを直列に接続して座標変換
及びクリッピングのパイプラインを構成した一例を示す
構成図である。第８図において、座標変換ユニット８１
と上下左右のクリッピングユニット８２〜８５とが伝送
線８６により直列に接続されて、パイプラインを構成し
ている。図形データは、そのパイプラインの入力側から
出力側へと伝送されながら、拡大、縮小２回転、平行移
動など座標変換されたのち、上辺をクリップされ、更に
下辺、左辺、右辺の順に、はみ出した部分が切除されて
行く。各ユニットは、それぞれが固有の機能を働かせな
がら、直列に接続され、かつ前記ＴＣＰに制御されるこ
とによって、図形データを所望のフレームに処理するパ
イプラインの機能を形成している。
及びクリッピングのパイプラインを構成した一例を示す
構成図である。第８図において、座標変換ユニット８１
と上下左右のクリッピングユニット８２〜８５とが伝送
線８６により直列に接続されて、パイプラインを構成し
ている。図形データは、そのパイプラインの入力側から
出力側へと伝送されながら、拡大、縮小２回転、平行移
動など座標変換されたのち、上辺をクリップされ、更に
下辺、左辺、右辺の順に、はみ出した部分が切除されて
行く。各ユニットは、それぞれが固有の機能を働かせな
がら、直列に接続され、かつ前記ＴＣＰに制御されるこ
とによって、図形データを所望のフレームに処理するパ
イプラインの機能を形成している。
しかしながら、上記の構成では、故障が発生した場合、
５個の図形処理ユニットのうち、どのユニットが不良で
あるか、また故障した部分が図形処理ユニットのどの部
分、例えば演算部分なのか、それとも伝送系なのかを判
定することが難しい。
５個の図形処理ユニットのうち、どのユニットが不良で
あるか、また故障した部分が図形処理ユニットのどの部
分、例えば演算部分なのか、それとも伝送系なのかを判
定することが難しい。
仮に単体の図形処理ユニットの内部テストを可能にして
も、その内部テストの結果を外部からどのように判定す
るかという課題を解決しなければ、パイプラインの図形
処理ユニットを診断することは難しい。
も、その内部テストの結果を外部からどのように判定す
るかという課題を解決しなければ、パイプラインの図形
処理ユニットを診断することは難しい。
本発明は、このような課題に鑑みて創案されたもので、
外部からテストパターンと内部テストの結果をチェック
でき、ハードのインターフェイスを容易にし、内部テス
トの結果データが保証され、不良回路を知ることが可能
な図形処理システムの診断方式を提供することを目的と
する。
外部からテストパターンと内部テストの結果をチェック
でき、ハードのインターフェイスを容易にし、内部テス
トの結果データが保証され、不良回路を知ることが可能
な図形処理システムの診断方式を提供することを目的と
する。
本発明において、上記の課題を解決するための手段は、
直列パイプライン構成に接続され、入力情報の図形処理
を行う複数個の図形処理ユニットのそれぞれに診断モー
ド指示信号及びリセット信号の入力ピンとテストパター
ンの格納部を備え、各図形処理ユニットのリセット後に
前記診断モード指示信号が診断モードであるか否かによ
り前記テストパターンを出力に割込ませるか否かを決定
し、テストパターンデータ又は図形処理ユニット内部の
ステータスデータにチェック用ビットを付加もしくは含
有させ、出力されるチェック用、ビットに着目すること
によりテストパターン又は内部ステータスを外部で診断
する図形処理システムの診断方式であって、パイプライ
ン構成後段の図形処理ユニットから前段へ順次独立に診
断を行うことにより診断の終了した範囲を確定する図形
処理システムの診断方式によるものとする。
直列パイプライン構成に接続され、入力情報の図形処理
を行う複数個の図形処理ユニットのそれぞれに診断モー
ド指示信号及びリセット信号の入力ピンとテストパター
ンの格納部を備え、各図形処理ユニットのリセット後に
前記診断モード指示信号が診断モードであるか否かによ
り前記テストパターンを出力に割込ませるか否かを決定
し、テストパターンデータ又は図形処理ユニット内部の
ステータスデータにチェック用ビットを付加もしくは含
有させ、出力されるチェック用、ビットに着目すること
によりテストパターン又は内部ステータスを外部で診断
する図形処理システムの診断方式であって、パイプライ
ン構成後段の図形処理ユニットから前段へ順次独立に診
断を行うことにより診断の終了した範囲を確定する図形
処理システムの診断方式によるものとする。
〔作用］
本発明は、図形処理システムの診断方式に重点を置いて
、図形処理ユニットのリセット後に診断モード指示信号
が診断モードの場合は、図形処理ユニットが、チェック
用ピント付テストパターン（ビット巾＝データバス巾＋
チェック用ビット）もしくはチェック用ビットを含むテ
ストパターン（ビット巾−データパス巾）を出力し、そ
の後に図形処理ユニットの入力を出力端まで通過させ、
これを外部でチェック用ビットに着目してテストパター
ンのチェックを行う。一方、リセット後に診断モード指
示信号が診断モードでない場合は、入力情報の命令に従
う処理を行い、出力する。
、図形処理ユニットのリセット後に診断モード指示信号
が診断モードの場合は、図形処理ユニットが、チェック
用ピント付テストパターン（ビット巾＝データバス巾＋
チェック用ビット）もしくはチェック用ビットを含むテ
ストパターン（ビット巾−データパス巾）を出力し、そ
の後に図形処理ユニットの入力を出力端まで通過させ、
これを外部でチェック用ビットに着目してテストパター
ンのチェックを行う。一方、リセット後に診断モード指
示信号が診断モードでない場合は、入力情報の命令に従
う処理を行い、出力する。
そのために、まず各図形処理ユニットは、診断モード指
示信号及びリセット信号の入力ピンを備え、図形処理ユ
ニットのリセット後に診断モード指示信号が診断モード
であるか否かを照合する。
示信号及びリセット信号の入力ピンを備え、図形処理ユ
ニットのリセット後に診断モード指示信号が診断モード
であるか否かを照合する。
診断モードの場合は、テストパターン格納部に格納され
ているチェック用ビット付テストパターン（ビット中は
データバス巾＋チェック用ビット）またはチェック用ビ
ットを含むテストパターン（ビット巾＝データバス巾）
を出力した後に図形処理ユニットの入力を出力へ通過さ
せる。一方、リセット後に診断モード指示信号が診断モ
ードでない場合は、入力情報の命令に従う。外部では、
チェック用ビットに着目してテストパターンのチェック
を行う。
ているチェック用ビット付テストパターン（ビット中は
データバス巾＋チェック用ビット）またはチェック用ビ
ットを含むテストパターン（ビット巾＝データバス巾）
を出力した後に図形処理ユニットの入力を出力へ通過さ
せる。一方、リセット後に診断モード指示信号が診断モ
ードでない場合は、入力情報の命令に従う。外部では、
チェック用ビットに着目してテストパターンのチェック
を行う。
テストパターンだけでなく、前記テストパターンを出力
した後に図形処理ユニット内のＲＡＭ。
した後に図形処理ユニット内のＲＡＭ。
ＲＯＭ、 レジスタ、ＡＬＵ等の各種テストパターン
を発生させ、その結果ステータスをチェック用ビット付
ステータス又はチェック用ビットを含むステータスの形
で出力した後に図形処理ユニットの入力を出力に通過さ
せることも考えられる。
を発生させ、その結果ステータスをチェック用ビット付
ステータス又はチェック用ビットを含むステータスの形
で出力した後に図形処理ユニットの入力を出力に通過さ
せることも考えられる。
以下、図面を参照して、本発明の実施例を詳細に説明す
る。
る。
第１図は、本発明の一実施例の構成図である。
同図において、図形処理ユニットは、ＭＰＵＩ。
Ｆ ＰＵ （Ｆｌｏａｔｉｎｇ Ｐｏ１ｎｔ Ｕｎｉｔ
） ２． ＲＡＭ３゜ＲＯＭ４．入力部５．出力部
６から成る。入力部５及び出力部６は外部の伝送線に接
続され、伝送されてくる図形情報に対し、ＲＯＭ４に内
蔵されているファームウェアにより座標変換やクリッピ
ング等の処理を行う。ＲＯＭ４は本発明のテストパター
ンをも格納していて、図形処理ユニットのリセット後に
診断モード指示信号が診断モードである場合は、Ｍ、Ｐ
Ｕｌは、ＲＯＭ４からテストパターンを出力した後で入
力情報を出力部６へ通過させ、これを外部でチェック用
ビットに着目してテストパターンのチェックを行う。一
方、図形処理ユニットのリセット後に診断モード指示信
号が診断モードでない場合は、入力情報の命令に従う処
理を行い、出力部６から出力する。
） ２． ＲＡＭ３゜ＲＯＭ４．入力部５．出力部
６から成る。入力部５及び出力部６は外部の伝送線に接
続され、伝送されてくる図形情報に対し、ＲＯＭ４に内
蔵されているファームウェアにより座標変換やクリッピ
ング等の処理を行う。ＲＯＭ４は本発明のテストパター
ンをも格納していて、図形処理ユニットのリセット後に
診断モード指示信号が診断モードである場合は、Ｍ、Ｐ
Ｕｌは、ＲＯＭ４からテストパターンを出力した後で入
力情報を出力部６へ通過させ、これを外部でチェック用
ビットに着目してテストパターンのチェックを行う。一
方、図形処理ユニットのリセット後に診断モード指示信
号が診断モードでない場合は、入力情報の命令に従う処
理を行い、出力部６から出力する。
本発明のテストパターンは、チェック用ビット付テスト
パターン（ビット巾＝データバス巾十チェック用ビット
）もしくはチェック用ビットを含むテストパターン（ビ
ット巾＝データバス巾）の双方が考えられる。
パターン（ビット巾＝データバス巾十チェック用ビット
）もしくはチェック用ビットを含むテストパターン（ビ
ット巾＝データバス巾）の双方が考えられる。
第２図は、チェック用ビット付テストパターンの一例を
示す模式図である。同図において、テストパターンのビ
ット中は、データバス巾にチェック用ビットをプラスし
たものである。使用するデータ巾に対してチェック用の
ビットを１ビット設け、リセット時にデータビット及び
チェック用ビットをすべて“０″にして、“ＡＡＡＡ”
及び°“５５５５ ”のテストパターンとＲＡＭ、ＲＯ
Ｍレジスタ、ＡＬＵ等のテスト結果（ステータス）をチ
ェックするため、それぞれに対してチェック用ビットを
“ｌ”にし、外部でチェック用ビットが“１°“である
ときにデータをチェックするように構成することにより
、外部でチェックした結果がどのビットが不良であるか
、また“Ａ Ａ Ａ Ａ ”及び“５５５５”が正常に
読出され、ステータスに異常がある場合に、ステータス
からどの部分が不良かを知ることが可能となる。
示す模式図である。同図において、テストパターンのビ
ット中は、データバス巾にチェック用ビットをプラスし
たものである。使用するデータ巾に対してチェック用の
ビットを１ビット設け、リセット時にデータビット及び
チェック用ビットをすべて“０″にして、“ＡＡＡＡ”
及び°“５５５５ ”のテストパターンとＲＡＭ、ＲＯ
Ｍレジスタ、ＡＬＵ等のテスト結果（ステータス）をチ
ェックするため、それぞれに対してチェック用ビットを
“ｌ”にし、外部でチェック用ビットが“１°“である
ときにデータをチェックするように構成することにより
、外部でチェックした結果がどのビットが不良であるか
、また“Ａ Ａ Ａ Ａ ”及び“５５５５”が正常に
読出され、ステータスに異常がある場合に、ステータス
からどの部分が不良かを知ることが可能となる。
第３図は、チェック用ビットを含むテストパターンの一
例を示す模式図である。同図において、テストパターン
のビット中はデータバスのバス巾と等しい。使用するデ
ータ中肉にチェックビットを設け、図中最下位のチェッ
クビットを“１′”。
例を示す模式図である。同図において、テストパターン
のビット中はデータバスのバス巾と等しい。使用するデ
ータ中肉にチェックビットを設け、図中最下位のチェッ
クビットを“１′”。
“１“にして他ビットの“１°゛、“０”のテストを行
い、続いて、図中最上位のチエ７クビツトを“ｌ ｌ
ＩＩ、“１“にして他ビットの＋ １ ｎ、“０°゛の
テストを行うことにより、データ巾をすべてチニック可
能とする。また、次に、図中の最下位のチェックビット
を“１”にすると、ステータスのチェックが可能になる
。
い、続いて、図中最上位のチエ７クビツトを“ｌ ｌ
ＩＩ、“１“にして他ビットの＋ １ ｎ、“０°゛の
テストを行うことにより、データ巾をすべてチニック可
能とする。また、次に、図中の最下位のチェックビット
を“１”にすると、ステータスのチェックが可能になる
。
第４図は、上記の装置において、ＲＯＭ４に、チェック
用ビット付テストパターンを格納し、本発明の診断を実
施する一例を示すフローチャートである。同図は、診断
モード時にテストパターン”ＩＡＡＡＡ’”及び“１５
５５５’”を出力部６に転送した後、入力情報を出力部
６に転送する流れを示している。
用ビット付テストパターンを格納し、本発明の診断を実
施する一例を示すフローチャートである。同図は、診断
モード時にテストパターン”ＩＡＡＡＡ’”及び“１５
５５５’”を出力部６に転送した後、入力情報を出力部
６に転送する流れを示している。
第５図は、第１図に示した図形処理ユニットを複数個直
列に接続したパイプライン構成の一例を示す構成図であ
る。同図において、パイプラインは、座標変換処理ユニ
ット５１．上クリップ処理ユニット５２．下クリップ処
理ユニッ）５３．左クリップ処理ユニット５４．右クリ
ツプ処理ユニツト５５が直列に接続され、それらの各ユ
ニットは第１図に示したような内部構成になっている。
列に接続したパイプライン構成の一例を示す構成図であ
る。同図において、パイプラインは、座標変換処理ユニ
ット５１．上クリップ処理ユニット５２．下クリップ処
理ユニッ）５３．左クリップ処理ユニット５４．右クリ
ツプ処理ユニツト５５が直列に接続され、それらの各ユ
ニットは第１図に示したような内部構成になっている。
座標変換処理ユニット５１の入力端がパイプラインの入
力端であり、右クリップ処理ユニット５５の出力端がパ
イプラインの出力端になっていて、その出力端に外部の
試験機５６を接続し、テスト結果のビットを取出せるよ
うになっている。
力端であり、右クリップ処理ユニット５５の出力端がパ
イプラインの出力端になっていて、その出力端に外部の
試験機５６を接続し、テスト結果のビットを取出せるよ
うになっている。
各ユニット５１，５２，５３，５４．５５には、試験機
５６からリセット信号Ｒ１，Ｒ２，Ｒ３゜Ｒ４，Ｒ５及
び診断モード指示信号ＴＩ、Ｔ２゜Ｔ３．Ｔ４．Ｔ５が
入力できる。
５６からリセット信号Ｒ１，Ｒ２，Ｒ３゜Ｒ４，Ｒ５及
び診断モード指示信号ＴＩ、Ｔ２゜Ｔ３．Ｔ４．Ｔ５が
入力できる。
第６図は、第５図に示したシステムに基づいた具体的な
実施例の構成図である。同図において、各ユニット６１
，６２． ６ｊ、６４．６５が直列に接続され、パイプ
ラインを構成しているのは、第５図と同様であるが、そ
れぞれのリセット信号線にはオアゲートが配設され、パ
イプライン全体をリセットしたいときはＲ３Ｔ信号を入
力すればよく、個々のユニットに対してはＴＥＳＴＩ〜
５を入力する。パイプラインのどの部分が故障している
かを診断したいときは、出力側のユニットがらＴＥＳＴ
５．ＴＥＳＴ４．ＴＥＳＴ３・Ｏ順にテストして、結果
が正常のユニットを通過モードにして行けば、初めて不
良の結果が出力される段で不良のユニットを突止めるこ
とができる。
実施例の構成図である。同図において、各ユニット６１
，６２． ６ｊ、６４．６５が直列に接続され、パイプ
ラインを構成しているのは、第５図と同様であるが、そ
れぞれのリセット信号線にはオアゲートが配設され、パ
イプライン全体をリセットしたいときはＲ３Ｔ信号を入
力すればよく、個々のユニットに対してはＴＥＳＴＩ〜
５を入力する。パイプラインのどの部分が故障している
かを診断したいときは、出力側のユニットがらＴＥＳＴ
５．ＴＥＳＴ４．ＴＥＳＴ３・Ｏ順にテストして、結果
が正常のユニットを通過モードにして行けば、初めて不
良の結果が出力される段で不良のユニットを突止めるこ
とができる。
第７図は、第６図に示したシステムのチｚ７り用テスト
パターンの一動作例を示すタイムチャートである。即ち
、右クリップ処理ユニット６５の診断モード時テストパ
ターン“’ＩＡＡＡＡ”及び°“１５５５５”°を出力
部６に転送後、入力情報を出力部６への転送状態に保ち
、次に、左クリップ処理ユニット６４を右クリップ処理
ユニット６５と同様な動作を行うことにより、テストパ
ターン“ＩＡＡＡＡ”と“１５５５５′′が左クリップ
処理ユニット６４から右クリップ処理ユニット６５に転
送されて、出力される。この出力のチェック用ビットの
“１”の数をカウントすることにより、処理ユニット番
号を知ることが可能となる。
パターンの一動作例を示すタイムチャートである。即ち
、右クリップ処理ユニット６５の診断モード時テストパ
ターン“’ＩＡＡＡＡ”及び°“１５５５５”°を出力
部６に転送後、入力情報を出力部６への転送状態に保ち
、次に、左クリップ処理ユニット６４を右クリップ処理
ユニット６５と同様な動作を行うことにより、テストパ
ターン“ＩＡＡＡＡ”と“１５５５５′′が左クリップ
処理ユニット６４から右クリップ処理ユニット６５に転
送されて、出力される。この出力のチェック用ビットの
“１”の数をカウントすることにより、処理ユニット番
号を知ることが可能となる。
尚、チェック用ビットを含むテストパターンについても
、前記と同様な考え方が適用できる。
、前記と同様な考え方が適用できる。
本実施例は、下記の効果を奏する。
１） チェックピットに同期して、外部でテストパター
ン及び内部テストの結果（ステータス）をチェック可能
になる。
ン及び内部テストの結果（ステータス）をチェック可能
になる。
２） データバス巾でテストパターンのチェックを行う
場合は、ハードのインターフェイスが容易になる。
場合は、ハードのインターフェイスが容易になる。
３） テストパターンの正常な場合、ステータスのデー
タが保証される。
タが保証される。
４） テストパターンから不良ビットを知ること及びス
テータスから不良回路を知ることが可能になる。
テータスから不良回路を知ることが可能になる。
以上、説明したとおり、本発明によれば、外部からテス
トパターン及び内部テストの結果をチェックでき、ハー
ドのインターフェイスを容易にし、内部テストの結果デ
ータが保証され、不良回路を知ることが可能な図形処理
システムの診断方式を提供することができる。
トパターン及び内部テストの結果をチェックでき、ハー
ドのインターフェイスを容易にし、内部テストの結果デ
ータが保証され、不良回路を知ることが可能な図形処理
システムの診断方式を提供することができる。
第１図は本発明の一実施例の構成図、
第２図及び第３図は本発明のテストパターンの模式図、
第４図は実施例の動作のフローチャート、第５図及び第
６図は本発明の応用例の構成図、第７図は応用例の動作
のタイムチャート、第８図は従来例の構成図である。 １ｉＭＰＵ。 ４、ＲＯＭ（テストパターン格納部）、５；入力部、 ６；出力部、 ５１．６１，８１；座標変換処理ユニット、５２．６２
．８２；上クリップ処理ユニット、５３、’６３．８３
ｉ下クリップ処理ユニント、５４．６４，８４；左クリ
ップ処理ユニット、５５．６５，８５；右クリップ処理
ユニット。 代理人 弁理士 井 桁 貞 −（代表者）本勇≦明
の甚オ珀勺力噸広図 第１図 事誦幻月の信号パターン０杉りへ図 第２図 信号パターンの一実施例の構成図 第３図 太オ缶デク！Ｑ動作の７０−チ下−Ｆ 第４図
６図は本発明の応用例の構成図、第７図は応用例の動作
のタイムチャート、第８図は従来例の構成図である。 １ｉＭＰＵ。 ４、ＲＯＭ（テストパターン格納部）、５；入力部、 ６；出力部、 ５１．６１，８１；座標変換処理ユニット、５２．６２
．８２；上クリップ処理ユニット、５３、’６３．８３
ｉ下クリップ処理ユニント、５４．６４，８４；左クリ
ップ処理ユニット、５５．６５，８５；右クリップ処理
ユニット。 代理人 弁理士 井 桁 貞 −（代表者）本勇≦明
の甚オ珀勺力噸広図 第１図 事誦幻月の信号パターン０杉りへ図 第２図 信号パターンの一実施例の構成図 第３図 太オ缶デク！Ｑ動作の７０−チ下−Ｆ 第４図
Claims (1)
- 【特許請求の範囲】 直列のパイプライン構成に接続され、入力上方の図形処
理を行う複数個の図形処理ユニットのそれぞれに診断モ
ード指示信号及びリセット信号の入力ピンとテストパタ
ーンの格納部を備え、各図形処理ユニットのリセット後
に前記診断モード指示信号が診断モードであるか否かに
より前記テストパターンを出力に割込ませるか否かを決
定し、 テストパターンデータ又は図形処理ユニット内部のステ
ータスデータにチェック用ビットを付加もしくは含有さ
せ、 出力されるチェック用ビットに着目することによりテス
トパターン又は内部ステータスを外部で診断する図形処
理システムの診断方式であって、パイプライン構成後段
の図形処理ユニットから前段へ順次独立に診断を行うこ
とにより診断の終了した範囲を確定することを特徴とす
る図形処理システムの診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066215A JP2584654B2 (ja) | 1988-03-18 | 1988-03-18 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066215A JP2584654B2 (ja) | 1988-03-18 | 1988-03-18 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01237842A true JPH01237842A (ja) | 1989-09-22 |
| JP2584654B2 JP2584654B2 (ja) | 1997-02-26 |
Family
ID=13309380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63066215A Expired - Fee Related JP2584654B2 (ja) | 1988-03-18 | 1988-03-18 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584654B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58207152A (ja) * | 1982-05-28 | 1983-12-02 | Nec Corp | パイプライン演算装置テスト方式 |
| JPS60239834A (ja) * | 1984-05-14 | 1985-11-28 | Nec Corp | 集積回路 |
| JPS62262185A (ja) * | 1986-05-09 | 1987-11-14 | Mitsubishi Precision Co Ltd | パイプライン制御方式 |
-
1988
- 1988-03-18 JP JP63066215A patent/JP2584654B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58207152A (ja) * | 1982-05-28 | 1983-12-02 | Nec Corp | パイプライン演算装置テスト方式 |
| JPS60239834A (ja) * | 1984-05-14 | 1985-11-28 | Nec Corp | 集積回路 |
| JPS62262185A (ja) * | 1986-05-09 | 1987-11-14 | Mitsubishi Precision Co Ltd | パイプライン制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2584654B2 (ja) | 1997-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2584654B2 (ja) | データ処理装置 | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JPH09264938A (ja) | 集積回路の試験装置及び試験方法並びに集積回路の設計装置及び設計方法 | |
| JPS6022211A (ja) | 故障診断装置 | |
| JPS6319046A (ja) | レジスタ試験方式 | |
| JP2001306046A (ja) | ビデオメモリ試験診断方法およびその装置 | |
| JPS5999269A (ja) | 大規模集積回路テスト方式 | |
| JPS6116368A (ja) | 画像処理装置の検査装置 | |
| JP3464855B2 (ja) | テスト回路の接続検証方法および接続検証装置 | |
| JP2908142B2 (ja) | マイコン自動検査装置 | |
| JPH03226842A (ja) | 不良回路ブロック検出システム | |
| JPS61156828A (ja) | 半導体装置 | |
| JPS62261970A (ja) | 診断装置 | |
| JPH04172277A (ja) | 論理回路の診断方式 | |
| JPS62260234A (ja) | 故障診断装置 | |
| JPH01200824A (ja) | パリティ検出装置の検査方法 | |
| JPS63231540A (ja) | 擬似障害発生回路 | |
| JPH04316131A (ja) | 故障同定方法 | |
| JPS6237748A (ja) | フア−ムウエアによるトリガ信号発生方式 | |
| JPS58109943A (ja) | ハ−ドウエア診断方式 | |
| JPS6019807B2 (ja) | マトリックス・デ−タによる診断方法 | |
| JPS62111330A (ja) | プログラム転送装置 | |
| JPH08114650A (ja) | 半導体集積回路試験装置 | |
| JPH01293444A (ja) | 模擬入力装置 | |
| JPS6250937A (ja) | 情報処理装置の試験方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |