JPH04172277A - 論理回路の診断方式 - Google Patents
論理回路の診断方式Info
- Publication number
- JPH04172277A JPH04172277A JP2299368A JP29936890A JPH04172277A JP H04172277 A JPH04172277 A JP H04172277A JP 2299368 A JP2299368 A JP 2299368A JP 29936890 A JP29936890 A JP 29936890A JP H04172277 A JPH04172277 A JP H04172277A
- Authority
- JP
- Japan
- Prior art keywords
- test pin
- diagnostic
- signal
- logic circuit
- diagnostic program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 19
- 230000005856 abnormality Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 7
- 238000007689 inspection Methods 0.000 abstract description 10
- 239000000523 sample Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract 1
- 238000003745 diagnosis Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理回路の診断方式、特に論理回路の検査方式
を簡略化するための診断プログラムを有する論理回路の
診断方式に関する。
を簡略化するための診断プログラムを有する論理回路の
診断方式に関する。
従来、この種の論理回路の診断方式は、診断プロセッサ
が診断プログラムに従って論理回路を診断し、その結果
、異常を検出すると機能的な異常情報を表示装置に表示
していた。
が診断プログラムに従って論理回路を診断し、その結果
、異常を検出すると機能的な異常情報を表示装置に表示
していた。
この場合、検査員は表示された異常情報から論理回路の
故障箇所を推定し、ロジックアナライザなどの解析ツー
ルを使って、どの部分が故障しているのかを調査してい
た。
故障箇所を推定し、ロジックアナライザなどの解析ツー
ルを使って、どの部分が故障しているのかを調査してい
た。
上述した従来の論理回路の診断方式はエラーが発生した
時の波形をロジックアナライザで採取するためには、エ
ラー発生を示す信号をトリガ条件として入力する必要が
ある。しかも、トリガ条件としては、ロジックアナライ
ザの特性上、エラー発生時点に極めて近いタイミンウで
１度だけ出力される信号でなければならない。しかし、
機能的な異常情報を表示する時点はエラー発生からかな
り時間が経過しており、トリガとしては利用できない。
時の波形をロジックアナライザで採取するためには、エ
ラー発生を示す信号をトリガ条件として入力する必要が
ある。しかも、トリガ条件としては、ロジックアナライ
ザの特性上、エラー発生時点に極めて近いタイミンウで
１度だけ出力される信号でなければならない。しかし、
機能的な異常情報を表示する時点はエラー発生からかな
り時間が経過しており、トリガとしては利用できない。
従って、検査員はトリガとなるべき適当な信号を検査装
置の論理回路から探さなければならず、この判断は、検
査装置にかなり精通している者でないと難しい。また、
そのような適当な信号はないことが多く、故障解析に手
間取るという欠点がある。
置の論理回路から探さなければならず、この判断は、検
査装置にかなり精通している者でないと難しい。また、
そのような適当な信号はないことが多く、故障解析に手
間取るという欠点がある。
本発明の論理回路の診断方式は、診断プロセッサと、診
断プログラムを内蔵するメモリ部と、診断プロセッサが
診断プログラムに従って論理回路を診断した結果異常を
検出した時のみ特定のアドレスをアクセスする命令を実
行した時特定のアドレスに対応するセレクト信号を出力
するテストピンを有するデコーダとを含んで構成される
。
断プログラムを内蔵するメモリ部と、診断プロセッサが
診断プログラムに従って論理回路を診断した結果異常を
検出した時のみ特定のアドレスをアクセスする命令を実
行した時特定のアドレスに対応するセレクト信号を出力
するテストピンを有するデコーダとを含んで構成される
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
診断プロセッサ１０１は、メモリ１０２に内蔵されてい
る診断プログラムを実行して論理回路１０３を診断する
処理装置である。
る診断プログラムを実行して論理回路１０３を診断する
処理装置である。
論理回路１０３は診断プロセッサ１０１．メモリ１０２
．デコーダ１０４．その他ロジ・ツク部１０５を全て含
んでいる。
．デコーダ１０４．その他ロジ・ツク部１０５を全て含
んでいる。
デコーダ１０４は、あらかじめ定められたアドレスに対
応して複数のセレクト信号を出力する回路であり、正常
動作時や診断プログラムによる論理回路のテスト中に選
択されるセレクト信号はメモリ１０２やその他ロジック
部１０５に出力される（図示されていない）。また異常
を検出した時のみアクセスするアドレスに対応するセレ
クト信号は別個にテストビン１０６にデコーダから出力
する。
応して複数のセレクト信号を出力する回路であり、正常
動作時や診断プログラムによる論理回路のテスト中に選
択されるセレクト信号はメモリ１０２やその他ロジック
部１０５に出力される（図示されていない）。また異常
を検出した時のみアクセスするアドレスに対応するセレ
クト信号は別個にテストビン１０６にデコーダから出力
する。
第２図は、診断プログラムのフローチャートである。
初めに、論理回路のテストを実行しく２０１）、異常を
検出したか否かを判断する（２０２）。もし異常を検出
しなかった場合は、正常終了したことを表示装置に表示
しく２０３）、診断プログラムを終了する。
検出したか否かを判断する（２０２）。もし異常を検出
しなかった場合は、正常終了したことを表示装置に表示
しく２０３）、診断プログラムを終了する。
もし、異常を検出した場合は、テストビンのアドレスを
アクセスしく２０４）、その後異常終了したこと、及び
機能的な異常情報を表示して（２０５）、診断プログラ
ムを終了する。
アクセスしく２０４）、その後異常終了したこと、及び
機能的な異常情報を表示して（２０５）、診断プログラ
ムを終了する。
診断プロセッサが２０４でテストピンのアドレすをアク
セスする命令を実行した時、第１図のテストビン１０６
にセレクト信号が出力される。
セスする命令を実行した時、第１図のテストビン１０６
にセレクト信号が出力される。
第３図に本発明を実施した検査装置の検査方式の一例を
示す。
示す。
検査装置３０１には、基板上に論理回路として、診断プ
ロセッサ１０１１診断プログラムが内蔵されているメモ
リ１０２．デコーダ１０４．テストビン１０６．その他
ロジッ゛り部１０５が実装されている。ロジックアナラ
イザ３０２には、波形を採取するためのプローブ３０３
があり、プローブの先に観測したい検査装置上の信号を
接続する。
ロセッサ１０１１診断プログラムが内蔵されているメモ
リ１０２．デコーダ１０４．テストビン１０６．その他
ロジッ゛り部１０５が実装されている。ロジックアナラ
イザ３０２には、波形を採取するためのプローブ３０３
があり、プローブの先に観測したい検査装置上の信号を
接続する。
プローブの３０３は複数本あり、その中の１本をトリガ
用信号としてテストピン１０Ｂに接続スる。検査員は、
検査装置が診断プログラムで異常を検出した場合、第３
図のようにテストピンをロジックアナライザのトリガ信
号として簡単に利用することができる。
用信号としてテストピン１０Ｂに接続スる。検査員は、
検査装置が診断プログラムで異常を検出した場合、第３
図のようにテストピンをロジックアナライザのトリガ信
号として簡単に利用することができる。
以上説明したように本発明は、診断プロセッサが異常を
検出した時、エラーが発生した時点からあまり遅れるこ
となく、特定のアドレスをアクセスし、特定のアドレス
に対応するセレクト信号をテストピンに出力させること
により、故障解析の際に、ロジックアナライザのトリガ
信号としてテストビンの信号を簡単に利用することがで
き、故障解析が迅速に行なうことができるという効果が
ある。
検出した時、エラーが発生した時点からあまり遅れるこ
となく、特定のアドレスをアクセスし、特定のアドレス
に対応するセレクト信号をテストピンに出力させること
により、故障解析の際に、ロジックアナライザのトリガ
信号としてテストビンの信号を簡単に利用することがで
き、故障解析が迅速に行なうことができるという効果が
ある。
第１図は本発明の一実施例を示すブロック図、第２図は
診断プログラムのフローチャート、第３図は本発明の一
使用例を示すブロック図である。 １０１・・・診断プロセッサ、１０２・・・メモリ、１
０３・・・論理回路、１０４・・・デコーダ、１０５・
・・その他ロジック部、１０６・・・テストピン。
診断プログラムのフローチャート、第３図は本発明の一
使用例を示すブロック図である。 １０１・・・診断プロセッサ、１０２・・・メモリ、１
０３・・・論理回路、１０４・・・デコーダ、１０５・
・・その他ロジック部、１０６・・・テストピン。
Claims (1)
- 診断プログラムを内蔵する論理回路の診断方式において
、診断プロセッサと、診断プログラムを内蔵するメモリ
と、前記診断プロセッサが前記診断プログラムに従って
論理回路を診断した結果異常を検出した時のみ特定のア
ドレスをアクセスする命令を実行した時特定のアドレス
に対応するセレクト信号を出力するテストピンを有する
デコーダとを含むことを特徴とする論理回路の診断方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299368A JPH04172277A (ja) | 1990-11-05 | 1990-11-05 | 論理回路の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299368A JPH04172277A (ja) | 1990-11-05 | 1990-11-05 | 論理回路の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04172277A true JPH04172277A (ja) | 1992-06-19 |
Family
ID=17871660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2299368A Pending JPH04172277A (ja) | 1990-11-05 | 1990-11-05 | 論理回路の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04172277A (ja) |
-
1990
- 1990-11-05 JP JP2299368A patent/JPH04172277A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6732311B1 (en) | On-chip debugger | |
| EP0370929A2 (en) | Kernel testing interface and method for automating diagnostics of microprocessor-based systems | |
| JPS6134639A (ja) | 電子回路試験装置 | |
| JPS5853774B2 (ja) | 情報処理装置 | |
| JP3200565B2 (ja) | マイクロプロセッサおよびその検査方法 | |
| JPH04172277A (ja) | 論理回路の診断方式 | |
| US7617428B2 (en) | Circuits and associated methods for improved debug and test of an application integrated circuit | |
| US6490694B1 (en) | Electronic test system for microprocessor based boards | |
| EP0032895A4 (en) | TEST APPARATUS FOR MICROPROCESSOR-BASED SYSTEMS. | |
| JPH05334120A (ja) | 情報処理装置 | |
| JP2000138272A (ja) | 半導体集積装置及びその解析装置 | |
| KR200286832Y1 (ko) | 시스템 유니트의 외부버스 인터페이스 디버깅 장치 | |
| JPH0412490B2 (ja) | ||
| JPH03197881A (ja) | インサーキットテスタにおける不良データの出力表示方法 | |
| JP2005078603A (ja) | データ処理装置の試験方法 | |
| JP2000266816A (ja) | 半導体装置の試験方法 | |
| JPH08114650A (ja) | 半導体集積回路試験装置 | |
| JPS61210438A (ja) | マイクロプロセツサ・アナライザ | |
| JPS6312975A (ja) | 集積回路試験装置のピンエレクトロニクス基板 | |
| JPS6289144A (ja) | 論理装置の故障診断方式 | |
| JPS60118959A (ja) | 入出力装置における障害解析方式 | |
| JP2008282061A (ja) | 基板診断方法 | |
| KR970019206A (ko) | 무선장비의 시험장치 및 그 방법 | |
| JPS62221743A (ja) | 診断制御装置 | |
| JPH09264924A (ja) | Ｉｃ検査装置 |