JPH0123799B2 - - Google Patents
Info
- Publication number
- JPH0123799B2 JPH0123799B2 JP55031022A JP3102280A JPH0123799B2 JP H0123799 B2 JPH0123799 B2 JP H0123799B2 JP 55031022 A JP55031022 A JP 55031022A JP 3102280 A JP3102280 A JP 3102280A JP H0123799 B2 JPH0123799 B2 JP H0123799B2
- Authority
- JP
- Japan
- Prior art keywords
- write address
- signal
- address
- zero
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
ビデオテープレコーダやデイクテーテイングマ
シンの２倍速、３倍速など高速再生時に音声内容
を理解できるようにするには、音声のピツチをも
とに戻す必要がある。海中ハウスでのいわゆるヘ
リウム音声もやはりもとのピツチに戻さないと理
解が困難である。
シンの２倍速、３倍速など高速再生時に音声内容
を理解できるようにするには、音声のピツチをも
とに戻す必要がある。海中ハウスでのいわゆるヘ
リウム音声もやはりもとのピツチに戻さないと理
解が困難である。
従来、この種のピツチ変換器は数多く提案され
ている。しかし、安価でかつ十分な性能をもつた
ものはいまだ実現されていない。
ている。しかし、安価でかつ十分な性能をもつた
ものはいまだ実現されていない。
この発明は、コンシユーマ製品に応用できる価
格で実現でき、しかも十分な明瞭度をもつたピツ
チ変換器を提供するものである。
格で実現でき、しかも十分な明瞭度をもつたピツ
チ変換器を提供するものである。
従来音程を下げるようにピツチを変換するに
は、入力音声信号をある程度の長さごとに間引
き、その間引いた信号の時間軸を伸長してつなげ
る方法がとられている。その１つの方式にランダ
ムアクセスメモリ（RAM）を用いる方式があ
る。これは、RAMとアドレスマルチプレクサを
組合わせて書き込みと読み出しが同時にできるよ
うにし、書き込みアドレスと読み出しアドレスの
増加速度を違えるもので、音程を下げる場合には
書き込みアドレスの増加速度を読み出しアドレス
のそれより大きくする。この方式では、間引きは
書き込みアドレスと読み出しアドレスが追い抜い
たり追い抜かれたりすることによつて自然に行な
われる。しかし、このとき信号波形のレベルジヤ
ンプが生じて大きなクリツクノイズが発生し、し
かもこれが１秒間に10数回〜数10回も出るので非
常に聞き苦しかつた。
は、入力音声信号をある程度の長さごとに間引
き、その間引いた信号の時間軸を伸長してつなげ
る方法がとられている。その１つの方式にランダ
ムアクセスメモリ（RAM）を用いる方式があ
る。これは、RAMとアドレスマルチプレクサを
組合わせて書き込みと読み出しが同時にできるよ
うにし、書き込みアドレスと読み出しアドレスの
増加速度を違えるもので、音程を下げる場合には
書き込みアドレスの増加速度を読み出しアドレス
のそれより大きくする。この方式では、間引きは
書き込みアドレスと読み出しアドレスが追い抜い
たり追い抜かれたりすることによつて自然に行な
われる。しかし、このとき信号波形のレベルジヤ
ンプが生じて大きなクリツクノイズが発生し、し
かもこれが１秒間に10数回〜数10回も出るので非
常に聞き苦しかつた。
この発明は、ランダムアクセスメモリを用い、
読み出しアドレスは一定速度で増加させるが、書
き込みアドレスは読み出しアドレスとの関係で間
けつ的に増加させ、しかも書き込みのスタートと
ストツプを入力音声信号のゼロクロスの点で行な
うようにして、セグメントとセグメントのつぎ目
で波形の不連続や大きな傾きの変化がなくクリツ
クノイズが発生せずＳ／Ｎが非常によくなるよう
にしたものである。
読み出しアドレスは一定速度で増加させるが、書
き込みアドレスは読み出しアドレスとの関係で間
けつ的に増加させ、しかも書き込みのスタートと
ストツプを入力音声信号のゼロクロスの点で行な
うようにして、セグメントとセグメントのつぎ目
で波形の不連続や大きな傾きの変化がなくクリツ
クノイズが発生せずＳ／Ｎが非常によくなるよう
にしたものである。
第１図はこの発明の一例で、１０はランダムア
クセスメモリ（RAM）で、たとえば1024ワード
の構成にする。そして、端子２０からの入力音声
信号をＡ／Ｄ変換器３０でデジタル信号たとえば
８ビツトのデータに変換し、そのデータをRAM
１０の入力に与える。また、RAM１０の出力に
得られる８ビツトのデータをＤ／Ａ変換器４０で
アナログ信号に変換し、端子５０に出力音声信号
を取り出す。
クセスメモリ（RAM）で、たとえば1024ワード
の構成にする。そして、端子２０からの入力音声
信号をＡ／Ｄ変換器３０でデジタル信号たとえば
８ビツトのデータに変換し、そのデータをRAM
１０の入力に与える。また、RAM１０の出力に
得られる８ビツトのデータをＤ／Ａ変換器４０で
アナログ信号に変換し、端子５０に出力音声信号
を取り出す。
一方、タイミングパルス発生回路６０からの
別々のクロツクを書き込みアドレスカウンタ７０
Ｗ及び読み出しアドレスカウンタ７０Ｒに供給
し、カウンタ７０Ｗ及び７０Ｒの出力をマルチプ
レクサ８０の入力端子Ａ及びＢに供給し、タイミ
ングパルス発生回路６０からのタイミングパルス
をマルチプレクサ８０の切換端子Ｓに供給して、
マルチプレクサ８０より10ビツトのアドレス信号
を取り出し、これをRAM１０のアドレス端子に
供給する。この発明ではピツチを1/N（Ｎ＞１）
に下げるので、書き込みアドレスカウンタ７０Ｗ
に供給するクロツクを読み出しアドレスカウンタ
７０Ｒに供給するクロツクのＮ倍の周波数にす
る。Ｎは整数である必要はない。また、タイミン
グパルス発生器回路６０からの書き込みイネーブ
ル信号をRAM１０に供給する。
別々のクロツクを書き込みアドレスカウンタ７０
Ｗ及び読み出しアドレスカウンタ７０Ｒに供給
し、カウンタ７０Ｗ及び７０Ｒの出力をマルチプ
レクサ８０の入力端子Ａ及びＢに供給し、タイミ
ングパルス発生回路６０からのタイミングパルス
をマルチプレクサ８０の切換端子Ｓに供給して、
マルチプレクサ８０より10ビツトのアドレス信号
を取り出し、これをRAM１０のアドレス端子に
供給する。この発明ではピツチを1/N（Ｎ＞１）
に下げるので、書き込みアドレスカウンタ７０Ｗ
に供給するクロツクを読み出しアドレスカウンタ
７０Ｒに供給するクロツクのＮ倍の周波数にす
る。Ｎは整数である必要はない。また、タイミン
グパルス発生器回路６０からの書き込みイネーブ
ル信号をRAM１０に供給する。
第５図に示すようにRAM１０の1024ワードの
アドレスを模型的に環状のものとして表わすと
き、書き込みアドレスカウンタ７０Ｗの出力によ
つて矢印Ｗで指定される書き込みアドレス及び読
み出しアドレスカウンタ７０Ｒの出力によつて矢
印Ｒで指定される読み出しアドレスは各々図の時
計方向で表わされる方向に変えられる。
アドレスを模型的に環状のものとして表わすと
き、書き込みアドレスカウンタ７０Ｗの出力によ
つて矢印Ｗで指定される書き込みアドレス及び読
み出しアドレスカウンタ７０Ｒの出力によつて矢
印Ｒで指定される読み出しアドレスは各々図の時
計方向で表わされる方向に変えられる。
そして、この発明では、読み出しアドレスは一
定速度Ｖで増加させ、一方書き込みアドレスは次
のように間けつ的に増加させる。
定速度Ｖで増加させ、一方書き込みアドレスは次
のように間けつ的に増加させる。
すなわち、第６図Ａに示すようにある状態では
書き込みアドレスは停止している。この状態でも
読み出しアドレスは一定速度Ｖで増加させる。そ
して、読み出しアドレスが書き込みアドレスに追
いついていつて、第６図Ｂに示すように書き込み
アドレスと読み出しアドレスの差がαになつた
ら、書き込みアドレスをスタートさせる。そのた
め、書き込みアドレスカウンタ７０Ｗの出力と読
み出しアドレスカウンタ７０Ｒの出力を減算器９
０に供給して前者から後者を減算し、その減算出
力を比較器１００に供給して基準値αと比較し、
書き込みアドレスと読み出しアドレスの差がαに
なつたら比較器１００からスタートストツプ制御
回路１１０にスタート信号が供給されるようにす
る。
書き込みアドレスは停止している。この状態でも
読み出しアドレスは一定速度Ｖで増加させる。そ
して、読み出しアドレスが書き込みアドレスに追
いついていつて、第６図Ｂに示すように書き込み
アドレスと読み出しアドレスの差がαになつた
ら、書き込みアドレスをスタートさせる。そのた
め、書き込みアドレスカウンタ７０Ｗの出力と読
み出しアドレスカウンタ７０Ｒの出力を減算器９
０に供給して前者から後者を減算し、その減算出
力を比較器１００に供給して基準値αと比較し、
書き込みアドレスと読み出しアドレスの差がαに
なつたら比較器１００からスタートストツプ制御
回路１１０にスタート信号が供給されるようにす
る。
ただし、書き込みアドレスと読み出しアドレス
の差がαになつたときただちに書き込みアドレス
をスタートさせるのではなく、差がαになつた後
の入力音声信号の一方向のゼロクロスの点からス
タートさせる。そのため、Ａ／Ｄ変換器３０から
のデータを一方向ゼロクロス検出回路１２０に供
給して、第２図に示すように入力音声信号のたと
えば負から正へのゼロクロスを検出する。データ
の最上位ビツトが入力音声信号の負のところでは
０で正のところでは１になるようにすれば、その
最上位ビツトが０から１に変化する時点t0で負か
ら正へのゼロクロスの検出信号を得ることができ
る。そして、その検出信号をスタートストツプ制
御回路１１０に供給する。
の差がαになつたときただちに書き込みアドレス
をスタートさせるのではなく、差がαになつた後
の入力音声信号の一方向のゼロクロスの点からス
タートさせる。そのため、Ａ／Ｄ変換器３０から
のデータを一方向ゼロクロス検出回路１２０に供
給して、第２図に示すように入力音声信号のたと
えば負から正へのゼロクロスを検出する。データ
の最上位ビツトが入力音声信号の負のところでは
０で正のところでは１になるようにすれば、その
最上位ビツトが０から１に変化する時点t0で負か
ら正へのゼロクロスの検出信号を得ることができ
る。そして、その検出信号をスタートストツプ制
御回路１１０に供給する。
このように、比較器１００からのスタート信号
と一方向ゼロクロス検出回路１２０からの検出信
号によつて、書き込みアドレスと読み出しアドレ
スの差がαになつた後の入力音声信号の負から正
へのゼロクロスの点で、スタートストツプ制御回
路１１０から書き込みアドレスカウンタ７０Ｗに
スタート信号を供給してカウンタ７０Ｗをすなわ
ち書き込みアドレスをスタートさせる。
と一方向ゼロクロス検出回路１２０からの検出信
号によつて、書き込みアドレスと読み出しアドレ
スの差がαになつた後の入力音声信号の負から正
へのゼロクロスの点で、スタートストツプ制御回
路１１０から書き込みアドレスカウンタ７０Ｗに
スタート信号を供給してカウンタ７０Ｗをすなわ
ち書き込みアドレスをスタートさせる。
書き込みアドレスは第６図Ｃに示すようにＮ・
Ｖの速度で増加させる。この状態でも読み出しア
ドレスは一定速度Ｖで増加させる。この状態での
書き込み及び読み出しは第４図に示す通りで、す
なわち図はＮ＝３の場合で、書き込みアドレスカ
ウンタ７０Ｗの内容は読み出しアドレスカウンタ
７０Ｒの内容に対してすなわち書き込みアドレス
は読み出しアドレスに対してＮ倍の速度で変化
し、書き込みがＮ回に対して読み出しが１回の割
合で書き込みと読み出しがなされる。
Ｖの速度で増加させる。この状態でも読み出しア
ドレスは一定速度Ｖで増加させる。この状態での
書き込み及び読み出しは第４図に示す通りで、す
なわち図はＮ＝３の場合で、書き込みアドレスカ
ウンタ７０Ｗの内容は読み出しアドレスカウンタ
７０Ｒの内容に対してすなわち書き込みアドレス
は読み出しアドレスに対してＮ倍の速度で変化
し、書き込みがＮ回に対して読み出しが１回の割
合で書き込みと読み出しがなされる。
そして、第６図Ｄに示すように書き込みアドレ
スがスタートしてからβだけ増加したら、書き込
みアドレスをストツプさせる。そのため、タイミ
ングパルス発生回路６０からのクロツクを書き込
みアドレスランレングスカウンタ１３０に供給し
て、スタートストツプ制御回路１１０からスター
ト信号が得られる時点すなわち書き込みアドレス
がスタートする時点からこのクロツクをカウント
し、βだけカウントしたらカウンタ１３０からス
タートストツプ制御信号１１０にストツプ信号が
供給されるようにする。
スがスタートしてからβだけ増加したら、書き込
みアドレスをストツプさせる。そのため、タイミ
ングパルス発生回路６０からのクロツクを書き込
みアドレスランレングスカウンタ１３０に供給し
て、スタートストツプ制御回路１１０からスター
ト信号が得られる時点すなわち書き込みアドレス
がスタートする時点からこのクロツクをカウント
し、βだけカウントしたらカウンタ１３０からス
タートストツプ制御信号１１０にストツプ信号が
供給されるようにする。
ただし、書き込みアドレスがスタートしてから
βだけ増加したときただちに書き込みアドレスを
ストツプさせるのではなく、βだけ増加した後の
入力音声信号の上述の負から正へのゼロクロスの
点でストツプさせる。すなわち、書き込みアドレ
スランレングスカウンタ１３０からのストツプ信
号と上述の一方向ゼロクロス検出回路１２０から
の検出信号によつて、スタートしてからβだけ増
加した後の入力音声信号の負から正へのゼロクロ
スの点で、スタートストツプ制御回路１１０から
書き込みアドレスカウンタ７０Ｗにストツプ信号
を供給してカウンタ７０Ｗをすなわち書き込みア
ドレスをストツプさせる。
βだけ増加したときただちに書き込みアドレスを
ストツプさせるのではなく、βだけ増加した後の
入力音声信号の上述の負から正へのゼロクロスの
点でストツプさせる。すなわち、書き込みアドレ
スランレングスカウンタ１３０からのストツプ信
号と上述の一方向ゼロクロス検出回路１２０から
の検出信号によつて、スタートしてからβだけ増
加した後の入力音声信号の負から正へのゼロクロ
スの点で、スタートストツプ制御回路１１０から
書き込みアドレスカウンタ７０Ｗにストツプ信号
を供給してカウンタ７０Ｗをすなわち書き込みア
ドレスをストツプさせる。
そして、以後上述した動作をくり返えさせる。
この場合、αはアドレスの1/4〜1/2周分ぐらい
に選ぶ。ただし、αはそれほど精度がいらない。
そのため、図のように減算器９０と比較器１００
で構成する代わりに、書き込みアドレスと読み出
しアドレスの差がだいたいある範囲に入つたこと
が検出できる簡単なゲートの組合わせ回路で構成
することもできる。
に選ぶ。ただし、αはそれほど精度がいらない。
そのため、図のように減算器９０と比較器１００
で構成する代わりに、書き込みアドレスと読み出
しアドレスの差がだいたいある範囲に入つたこと
が検出できる簡単なゲートの組合わせ回路で構成
することもできる。
また、βは、上限は書き込みアドレスが読み出
しアドレスを追い抜くことがないような大きさ
で、下限は書き込みアドレスと読み出しアドレス
の差がαより大きくなるような大きさにする。実
際上、βはアドレスの1/2周分ぐらいに選ぶ。必
らずしも一定数である必要はなく、乱数でもよ
い。乱数にする場合、たとえばＡ／Ｄ変換器３０
からのデータの下位数ビツトの書き込みアドレス
がスタートしたときの内容を利用することができ
る。ただし、その場合上述の条件を満足するよう
に変換する必要がある。
しアドレスを追い抜くことがないような大きさ
で、下限は書き込みアドレスと読み出しアドレス
の差がαより大きくなるような大きさにする。実
際上、βはアドレスの1/2周分ぐらいに選ぶ。必
らずしも一定数である必要はなく、乱数でもよ
い。乱数にする場合、たとえばＡ／Ｄ変換器３０
からのデータの下位数ビツトの書き込みアドレス
がスタートしたときの内容を利用することができ
る。ただし、その場合上述の条件を満足するよう
に変換する必要がある。
このように、読み出しアドレスは一定速度で増
加させ、書き込みアドレスは読み出しアドレスと
の関係で間けつ的に増加させ、しかも書き込みの
スタートとストツプを第３図に示すように入力音
声信号のたとえば負から正へのゼロクロスの点で
行なうことにより、セグメントとセグメントのつ
ぎ目で波形の不連続や大きな傾きの変化がなくな
り、クリツクノイズが発生せずＳ／Ｎが非常によ
くなる。
加させ、書き込みアドレスは読み出しアドレスと
の関係で間けつ的に増加させ、しかも書き込みの
スタートとストツプを第３図に示すように入力音
声信号のたとえば負から正へのゼロクロスの点で
行なうことにより、セグメントとセグメントのつ
ぎ目で波形の不連続や大きな傾きの変化がなくな
り、クリツクノイズが発生せずＳ／Ｎが非常によ
くなる。
第１図はこの発明のピツチ変換器の一例の系統
図、第２図〜第６図はその説明のための図であ
る。 １０……ランダムアクセスメモリ、７０Ｗは書
き込みアドレスカウンタ、７０Ｒは読み出しアド
レスカウンタ、８０はマルチプレクサ、１１０は
スタートストツプ制御回路である。
図、第２図〜第６図はその説明のための図であ
る。 １０……ランダムアクセスメモリ、７０Ｗは書
き込みアドレスカウンタ、７０Ｒは読み出しアド
レスカウンタ、８０はマルチプレクサ、１１０は
スタートストツプ制御回路である。
Claims (1)
- 【特許請求の範囲】 １ 音声信号をＡ／Ｄ変換してランダムアクセス
メモリの入力に与え、上記ランダムアクセスメモ
リの出力の信号をＤ／Ａ変換して取り出す音声ピ
ツチ変換器であつて、 上記ランダムアクセスメモリの読み出しアドレ
スを一定速度Ｖで増加させる読み出しアドレス発
生手段と、 上記ランダムアクセスメモリの書み込みアドレ
スを発生する書き込みアドレス発生手段と、 この書き込みアドレス発生手段をスタートスト
ツプ制御するための制御手段と、 上記ランダムアクセスメモリに入力される信号
のゼロクロスを検出するゼロクロス検出手段とを
設け、 上記制御手段は書き込みアドレスと読み出しア
ドレスの差が一定以内になつた後ゼロクロス検出
手段で信号のゼロクロスが検出された時点から書
き込みアドレスをスタートして一定速度Ｎ・Ｖ
（ただしＮ＞１）で増加し、スタート後一定以上
増加した後上記ゼロクロス検出手段で信号のゼロ
クロスが検出された時点で書き込みアドレスの増
加をストツプするようにした音声ピツチ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102280A JPS56126898A (en) | 1980-03-12 | 1980-03-12 | Voice pitch converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102280A JPS56126898A (en) | 1980-03-12 | 1980-03-12 | Voice pitch converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56126898A JPS56126898A (en) | 1981-10-05 |
| JPH0123799B2 true JPH0123799B2 (ja) | 1989-05-08 |
Family
ID=12319884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3102280A Granted JPS56126898A (en) | 1980-03-12 | 1980-03-12 | Voice pitch converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56126898A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5875315A (ja) * | 1981-10-29 | 1983-05-07 | Sony Corp | 可変遅延回路 |
| JPS58162996A (ja) * | 1982-03-19 | 1983-09-27 | 三洋電機株式会社 | 音声合成装置 |
| AU3063584A (en) * | 1983-06-03 | 1985-01-04 | Variable Speech Control Company ("vsc"). The | Method and apparatus for pitch period controlled voice signalprocessing |
| JPS60175097A (ja) * | 1984-02-20 | 1985-09-09 | パイオニア株式会社 | 音程コントロ−ル装置 |
| JP2532363B2 (ja) * | 1984-06-22 | 1996-09-11 | 松下電器産業株式会社 | 遅延装置 |
| JP2558245B2 (ja) * | 1985-01-21 | 1996-11-27 | パイオニア株式会社 | 音程制御装置 |
| JP2657372B2 (ja) * | 1985-02-15 | 1997-09-24 | パイオニア株式会社 | 音程制御装置 |
| JPH0799478B2 (ja) * | 1985-11-22 | 1995-10-25 | カシオ計算機株式会社 | 電子楽器 |
| JPH0740193B2 (ja) * | 1985-11-22 | 1995-05-01 | カシオ計算機株式会社 | 楽音発生装置 |
| JPH0782340B2 (ja) * | 1985-12-17 | 1995-09-06 | ヤマハ株式会社 | 楽音波形信号発生装置 |
| JP2698579B2 (ja) * | 1987-01-21 | 1998-01-19 | シャープ株式会社 | 音声信号の時間軸変換装置 |
-
1980
- 1980-03-12 JP JP3102280A patent/JPS56126898A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56126898A (en) | 1981-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4734795A (en) | Apparatus for reproducing audio signal | |
| US3803363A (en) | Apparatus for the modification of the time duration of waveforms | |
| JPH0123799B2 (ja) | ||
| KR850005934A (ko) | 영상신호 처리장치 | |
| JPS5923647A (ja) | 直列デ−タ信号の変換方法および変換回路 | |
| US5848392A (en) | Audio signal processing circuit for changing the pitch of recorded speech | |
| JPS6131549B2 (ja) | ||
| JPS5562504A (en) | Electronic apparatus | |
| JP3123134B2 (ja) | 画像縮小装置 | |
| JP3066282B2 (ja) | メモリのライト制御回路 | |
| JPH0246958B2 (ja) | ||
| JPS60216393A (ja) | 情報処理装置 | |
| EP0374794A2 (en) | Digital transmitting/receiving apparatus using buffer memory to eliminated effects of jitter | |
| JPS5897097A (ja) | 音声信号の時間軸変換装置 | |
| JPH0331279B2 (ja) | ||
| JPH0574145B2 (ja) | ||
| JPH03219466A (ja) | 波形整形装置 | |
| JPS6155698A (ja) | 録音再生機 | |
| JPH10133687A (ja) | 音響信号処理装置 | |
| JPH1091906A (ja) | 音響信号処理装置 | |
| JPS5945608A (ja) | 信号処理装置 | |
| JPH0834504B2 (ja) | 留守番電話装置 | |
| KR970007855A (ko) | 디지탈 브이씨알의 트래킹 제어장치 | |
| KR870010743A (ko) | 다중영상 디지탈 tv수상기용 다중 영상회로의 버퍼메모리용량 축소 방법 | |
| JPS59132227A (ja) | アナログ−デイジタル変換装置 |