JPH01239660A - バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 バスの使用要求とリフレッシュ要求の競合制御を行うバ
ス制御方式に関し、 バス要求に対する待ち時間を減少させることを可能とす
るバス制御方式を提供することを目的とし、 複数のバスマスタとグイナミソクＲＡＭのメモリが共通
バスを介して１妾続された計算機システムにおいて、予
め定められた保証リフレッシュ間隔ごとにリフレッシュ
要求信号を発生するカウレタ手段と、前記リフレッシュ
要求信号が発生した後優先順位の低い第１のリフレッシ
ュ要求信号を発生し、バスが使用中でなく他のバスマス
タがらのバス要求がないときに、バスの使用権を獲得し
、ｉｉｉ記ダイナミックＲＡＭに対するリフレッシュ動
作を実行させる第１のリフレッシュ制御手段と、前記第
１のリフレッシュ要求信号によるリフレッシュ要求が前
記保証リフレッシュ間隔たっても許可されなかった場合
、優先順位の高い第２のリフレッシュ要求信号を発生し
、バスが使用中でなければ、他のバスマスタからのバス
要求があってもそれに優先してバスの使用権を獲得し、
前記グイナミソクＲＡＭに対するリフレッシュ動作を実
行させる第２のリフレッシュ制御手段と、前記第１と第
２のリフレッシュ制御手段の制御に従ってバス使用中信
号をセットし、リフレッシュサイクル終了後前記バス使
用中信号をリセットさせるビジー信号制御手段とを有す
るように構成する。

〔産業上の利用分野〕

本発明は、グイナミソクＲＡＭを有する計算機システム
に係り、さらに詳しくは、バスの使用要求とリフレッシ
ュ要求の競合制御を行うバス制御方式に関する。

ＶＬＳＩ技術の進展に伴い、ＭＯ３技術によるマイクロ
プロセッサやメモリが１チツプで構成されるようになっ
た。特に、１ビツトの情報をＭＯＳトランジスタのゲー
トキャパシタの電荷の有無に対応させて記憶するグイナ
ミソクＲＡＭはセルを構成するトランジスタ数が少なく
、大容量化に適し、大容量の主記憶装置あるいはＤＩＳ
Ｋ　　ＲＡＭとして増々使用されるようになってきた。

しかし、このグイナミノクＲＡＭは、記憶の状態を持続
するために、リフレッシュ動作を周期的に、例えばｄ　
ｍｓ中に２５６回、すなわち１６μｓに１回ごとに実行
しなくてはならない。リフレッシュ制御回路がグイナミ
ソクＲＡＭ内に存在しない場合に、リフレッシュ要求は
主マイクロプロセッサなどの他の装置に付加されたリフ
レッシュ制御回路からバスを介して行われ、そのため、
そのバスに接続された他のマイクロプロセッサがらのバ
ス要求とバスの使用権獲得に対するバス競合が発生する
。

〔従来の技術〕

第５図は計算機システムの構成図である。同図において
、１はプロセッサ、２はグイナミソクＲＡＭで構成され
たメモリ、３は入出力装置　（Ｉ　１０）、４は共通バ
スであり、プロセッサや入出力装置が共通バスのバスマ
スタになり得る。一般に、複数のプロセッサ１からメモ
リ２あるいは入出力袋ｖ１３にアクセスする場合、バス
の使用権獲得に対するバス競合が発生し、競合する場合
には優先順位に従ってバスの使用権が決定される。

第６図は、バス要求とリフレッシュ要求の競合に対する
従来のバス制御方式のタイミング図である。同図におい
て、ＢＲＥＱはバスマスタからのバス要求信号、ＲＥＦ
ＲＥＱはリフレッシュ？ｉｉｌ＋御回路からのリフレッ
シュ要求信号、ビジーはバスが使用されている状態を示
すバス使用中信号である。

バスを使用したいバスマスタがバス要求信号（ＢＲＥＱ
）をクロック周期５でバスに送出したとき、自分より優
先順位の高いバスマスタからのバス要求がなく、リフレ
ッシュ要求がなく、かつバス使用中（ビジー）でない時
に、クロック周期６からバス使用中信号（ビジー）をオ
ンにすることが可能で、このとき、そのバスマスクはバ
スの使用権を獲得したことになり、例えば、バスを介し
てメモリアクセス動作を開始する。クロック周期７にお
いて、そのバスマスタあるいは他のバスマスタからバス
要求信号（Ｂ　ＲＥ　Ｑ）が出され、同時にリフレッシ
ュ制御回路からリフレッシュ要求信号（ＲＥＦＲＥＱ）
が出されたとすれば、このバス要求とリフレッシュ要求
はクロック周期７において競合する。このように、競合
する場合に、ダイナミックＲＡＭのリフレッシュを保証
するために、従来はリフレッシュ要求を優先させ、リフ
レッシュ制御回路が次のクロック周期８からバス使用権
を獲得し°Ｃいた。そしてメモリに対するリフレッシュ
動作が終了した後、待ち状態になっていたそのバス要求
は、クロック周期９から開始することになる。

〔発明が解決しようとする課題〕

従って、リフレッシュ要求を常に優先させる従来方式で
は、リフレッシュ要求と同時に発生したバスマスタから
のバス要求は、他のバス要求よりも優先順位が高（でも
リフレッシュ要求よりも優先順位が低く、そのため、リ
フレッシュサイクル分だけ待たされ、結果として、メモ
リ参照に時間がかかり、システムのスループットが低下
するという問題が生じていた。

本発明は、バス要求に対する待ち時間を減少させること
を目的とする。

〔課題を解決するための手段〕

第１図は、本発明の構成のブロック図である。

同図において、カウンタ手段１０は、予め定められた保
証リフレッシュ間隔、例えば、１６μｓごとに周期的に
リフレッシュ要求信号１４を発生するもの、第１のリフ
レッシュ制御手段１１は、リフレッシュ要求信号１４が
発生した後、優先順位の低い第１のリフレッシュ要求信
号１５を発生し、バスがビジーでなく、しかも他のバス
マスタからのバス要求がなく、更にバス使用制御手段１
８によりバスを使用していたバスマスタがバス使用を終
了した直後にバスの使用権を獲得し、ダイナミックＲＡ
Ｍに対するリフレッシュ動作を実行させるもの、第２の
リフレッシュ制御手段１２は、第１のリフレッシュ要求
信号１５によるリフレッシュ要求が保証リフレッシュ間
隔たっても許可されなかった場合、優先順位の高い第２
のリフレッシュ要求信号工６を発生し、バスが使用中で
なければ、他のバスマスタからのバス要求があってもそ
れに優先してバスの使用権を獲得し、ダイナミ７りＲＡ
Ｍに対するレフレンシュ動作を実行させるもの、ビジー
信号制御手段１３は、第１と第２のリフレッシュ要求信
号１５．１６によるリフレッシュ要求が許可されたとき
バス使用中信号（ビジー）１７をセットし、リフレッシ
ュサイクル後にそれをリセットするもので、本発明は、
優先順位の低いリフレッシュ要求信号と優先順位の高い
リフレッシュ要求信号を形成するように構成する。

〔作　　　用〕 本発明では、リフレッシュ要求のバス使用優先権を通常
最下位の優先順位とし、バスが使用中でなく、バス要求
もないとき、リフレッシュ動作を実行し、保証リフレッ
シュ間隔たっても、そのリフレッシュ要求が許可されな
かったときに、リフレッシュ要求のバス使用優先権を最
上位にしている。

〔実　　施　　例〕

次に本発明の第１の実施例を図面を参照して説明する。

第２図はバス要求とリフレッシュ要求の競合に対する本
発明のバス制御方式のタイミング図である。

同図において、ＢＲＥＱはバスマスタからのバス要求信
号、ＲＥＦＲＥＱはリフレッシュ制御回路からのリフレ
ッシュ要求信号、ＲＩＥ、ＦＲＥＱ−Ｌは優先順位の低
いリフレッシュ要求信号、ＲＥＦ　ＲＥ　Ｑ　−１−１
は優先順位の高いリフレッシュ要求信号、ビジーはバス
が使用されている状態を示すバス使用中信号である。

本発明では、リフレッシュ制御回路がクロック周期１９
でリフレッシュ要求信号（ＲＥＦＲＥＱ）を出すと、ま
ず優先＋１ｆｉ位の低いリフレッシュ要求信号ＲＥＦＲ
ＥＱ−Ｌがクロック周期２０からオンとなり、リフレッ
シュから次のリフレッシュまでの保証リフレッシュ間隔
（１６μｓとする）の間り・フレッシュを要求する。こ
の優先順位の低いリフレッシュ要求信号（ＲＥＦＲＥＱ
−Ｌ）がオンし４０６間、少なくとも１つのバスマスタ
からバス要求信号（Ｂ　ＲＥ　Ｑ）によるバス要求があ
れば、そのリフレッシュ要求信号（ＲＥＦＲＥＱ−Ｌ）
によるリフレッシュ要求は優先順位が低いため許可され
ず、そのバス要求（ＢＲＥＱ）が優先して許可される。

そのため、リフレッシュ要求のＲＥｌ”　ＲＥ　Ｑ　−
Ｌ信号はオンのまま継続し、クロック周期２０のバス要
求（Ｂ　ＲＥ　Ｑ）に対するビジー信号がクロック周期
２１でオンし、クロック周期２２のバス要求（Ｂ　ＲＥ
　Ｑ）に対するビジー信号がクロック周期２３でオンす
る。この間、ＲＥＦＲＥＱ−Ｌ信号によるリフレッシュ
要求は待ぢ状態となり、ビジーでなくいずれのバスマス
タからもバス要求がない時、優先順位の低いリフレッシ
ュ要求（ＲＥＦＲＥＱ−Ｌ）が許可される。第２図のタ
イミング図ではクロック周期２４でリフレッシュ動作を
実行している。すなわち、本発明では、通常はリフレッ
シュ要求のバス使用権を最下位にしておき、バス使用中
でなくバス要求がないとき、バスはリフレッシュサイク
ル２４の間リフレッシュ用に使用される。すなわち、そ
のバスに接続されたダイナミックＲＡＭはリフレッシュ
動作をリフレッシュサイクル２４で実行する。

ところが、通常のリフレッシュ要求の優先順位を低くし
たことにより、複数のバスマスタからバス要求があると
、リフレッシュが実行されなくなる可能性がある。その
ため、本発明では、さらに保証リフレッシュ間隔（１６
μｓ）たっても、その優先順位の低いリフレッシュ要求
（ＲＥＦＲＥＱ−Ｌ）が許可されなかったとき、優先順
位の高いもう１つのリフレッシュ要求信号（ＲＥＦＲＥ
Ｑ−１−（）をオンにする。例えば、第２図のタイミン
グ図では、リフレッシュ制御回路がクロック周期２５で
リフレッシュ要求信号（ＲＥ　Ｆ　ＲＥＱ）を出し、次
のクロック周！ｔＪ１２６から優先順位の低いＲＥＦＲ
ＥＱ−Ｌ信号がオンになるが、それが他のバスマスタか
らのバス要求信′；ｉ（図示せず）が出ているために許
可されず、保証リフレッシュ間隔（１６μｓ）の間オン
のままになると、クロック周期２７で再びリフレッシュ
要求信号（ＲＥ　Ｆ　ＲＥ　Ｑ）が出され、次のクロッ
ク周期２８から優先順位の高いＲＥ　Ｆ　ＲＥ　Ｑ　−
Ｈ信号がオンとなる。このＲＥＦ　ＲＥ　Ｑ　−Ｈ信号
によるリフレッシュ要求はバスマスタからのバス要求の
優先順位よりも高く、従って、少なくとも２周期後には
許可され、クロック周期２９でリフレッシュ動作が実行
され、バスはリフレッシュ用に使用される。リフレッシ
ュサイクル後にＲＥ　Ｆ　ＲＥ　Ｑ　−Ｈ信号とビジー
信号がリセフトされる。それ以後は同様で、リフレッシ
ュ要求のバス使用擾先撞を通常最下位の優先順位としバ
スが使用中でなくバス要求もない時にリフレッシュ動作
を実行し、保証リフレッシュ間隔たってもＲＥＦＲＥＱ
−Ｌ信号によるリフレッシュ要求が受は付けられなかっ
た時には、ＲＥＦＲＥ　Ｑ　−Ｈ信号によって最上位の
優先順位でリフレッシュを要求し、リフレッシュ動作を
実行する。

第３図は本発明のリフレッシュ制御回路の第１のブ１コ
ック図である。

同図において、３０はリフレッシュ要求信号（ＲＥＦＲ
ＥＱ）を周期的に発生ずるカウンタ、３１は優先順位の
低いリフレッシュ要求信号（ＲＥＦＲＥＱ−Ｌ）を出力
するＪＫフリップフロ。

プ、３２は優先順位の高いリフレッシュ要求信号（ＲＥ
ＦＲＥＱ−Ｈ）を出力するＪＫフリップフロップ、３３
はバス使用中信号（ビジー）を出力するＪＫフリフプフ
ロソプ、３４，３５．３６はアンドゲート、３７はオア
ゲート、３８，３９゜４０はインバータ、４１はバスで
ある。

カウンタ３０は、システムクロック信号に同期し、保証
リフレッシュ間隔（１６μｓ）ごとに１クロツク周期の
間オンとなるリフレッシュ要求信号（ＲＥ　Ｆ　ＲＥ　
Ｑ）を出力する。リフレッシュ要求信号（ＲＥＦＲＥＱ
）は、Ｊ　Ｋフリップフロップ３１のｊ端子に入力する
ので、Ｋ＝Ｏであれば、次のクロック周期で優先ｊ順位
の低いリフレッシュ要求信号（ＲＥＦＲＥＱ−Ｌ）がオ
ンとなり、インパーク３８で反転されそれは負論理で出
力される。このＲＥＦＲＥＱ−Ｌ信号は優先順位が低い
ため少なくとも１つのバスマスタからバス要求があれば
、オン状態のままでリフレッシュ要求は続行される。

ＪＫフリップフロップ３１の出力（ＲＥＦＲＥＱ−Ｌ）
がオン、すなわち“１”を持続し、そのままの状態が保
証リフレッシュ間隔（１６μｓ）持続すると、カウンタ
３０の出力であるリフレッシュ要求信！；）（ＲＥＦＲ
ＥＱ）が再びオン、すなわち“１″となる。

アンドゲート３４はＲＥＦＲＥＱ−Ｌ信号とＲＥＦＲＥ
Ｑ信号を入力するので、それらの信号が共に“ｌ”のと
き、出力信号４２は“１″となる。

゛７ンドゲート３４の出力信号４２はＪＫフリップフロ
ップ３２のＪ端子に入力しているので、Ｋ＝Ｏのときに
は、優先順位の高いリフレッシュ要求信号（ＲＥＦＲＥ
Ｑ−Ｈ）がオン、叩ち１″が出力され、インバータ３９
で反転され、負論理でバスに出力される。このリフレッ
シュ要求信号（ＲＥＦＲＥＱ−Ｈ）はバスマスタからの
どのバス要求信号（Ｂ　ＲＥ　Ｑ）より優先順位が高い
ので、リフレッシュ要求が必ず許可される。従って、Ｒ
ＥＦＲＥＱ−Ｈ信号が１でバスが使用中でなければ、ア
ンドゲート３６の出力が１となり、オアゲート３７を介
して、その１はＪＫフリップフロップ３３をセット状態
にする。すなわち、バス使用中信号（ビジー）がオンす
る。ＲＥＦＲＥＱ−Ｌ信号が“１”すなわぢ低順位の優
先権でリフレッシュ要求を続行しているとき、複数のバ
スマスタ（＃１〜＃ｎ）からのバス要求がないとすると
、それらのバスマスタから出力されるバス要求信号（Ｂ
ＲＥＱＩ−ｎ）はオフとなり、負論理のバス要求信号（
−ＢＲＥＱＩ〜ｎ）は全てオン、すなわち“１”となる
。これらの負論理バス要求信号（−ＢＲＥＱＩ　〜ｎ）
は正論理ＲＥＦＲＥＱ−Ｌ信号、負論理ビジー信号（−
ビジー）及び負論理ＲＥＦＲＥＱ−Ｈ信号（−ＲＥＦＲ
ＥＱ−Ｈ）と共にアンドゲート３５に入力する。従って
、ＲＥＦ　ＲＥ　Ｑ　−Ｌ信号が“１″のとき、しかも
−ビジー信号が“１°、すなわちバスが使用中でなく、
−ＲＥＦＲＥＱ−Ｈが１″、すなわち保証リフレッシユ
間隔の時間は経っていなく、しかも−ＢＲＥ　Ｑ　１〜
ｎが“１″、すなわち全てのバスマスタからのバス要求
がなければ、アンドゲート３５の出力は“１”となる。

このとき、カウンタ３０の出力ＲＥＦＲＥＱ信号はＯ″
であるから、ＪＫフリップフロップ３１のＪ端子とに端
子の論理はそれぞれ、０”とａ１″になり、そのＪＫフ
リップフロップ３１はリセット状態になる。すなわち、
このとき、ＪＫフリップフロップ３１の出力ＲＥＦＲＥ
Ｑ−Ｌ、信号は０″になり、優先順位の低いリフレッシ
ュ要求が許可されたことを示す。アンドゲート３５の出
力が１になると、この１”はオアゲート３７を介して、
ＪＫフリップフロップ３３のＪ端子を“工”にし、リフ
レッシュ動作が終了していなければに端子は“Ｏ”であ
るから、ＪＫフリップフロップ３３の出力であるビジー
信号がオン、すなわぢ“１”となり、インバータ４０で
反転され、負論理で出力される。負論理の一ビジー信号
が“０”である間、バスはリフレッシュ用に使用され、
リフレッシュが終了するとＪＫフリップフロップ３３の
に端子は１”となる。このとき、−ビジー信号は“０″
であるから、アンドゲート３５と３６の出力は“Ｏ″と
なり、オアゲート３７を介して、ＪＫフリップフロップ
３３のＪ端子を“θ″にする。すなわち、ＪＫフリップ
フロップ３３はリセットされ、ビジー信号が“Ｏ”とな
り、リフレッシュが終了後にバスは未使用の状態になる
。

この様に、リフレッシュ５求（ＲＥＦＲＥＱ）を一定周
期（１６μｓ）で発生し、通常は最下位の優先レベルに
あるリフレッシュ要求（ＲＥＦＲＥＱ−りが“１”）で
バスを要求する。そして、バスが使用中でなく　（−ビ
ジーが“１”）、かつ他のバスマスタがバス要求を出し
ていない時（−ＢＲＥＱが“１”）にバスを獲ｆ５ｔ、
てリフレ・７シユサ・イクルを実行する。一定時間経過
後（本実施例では次のＲＥＦＲＥＱが発生した時）、リ
フレッシュ要求（ＲＥＦＲＥＱ−Ｌが“１”）がベンデ
ィングされていたら、最上位の優先レベルでリフレッシ
ュ要求（ＲＥＦＲＥＱ−Ｈ）を送出する。

この優先順位の高いＲＥＦＲＥＱ−Ｈ信号はアンドゲー
ト３６に、−ビジー信号と共に入力しているので、現在
バスが使用中でなければ、ＲＥＦ１？　ＥＱ　−Ｈ信号
の“１″により、ＪＫフリップフロップ３３のＪ端子は
ｇｌ”となり、リフレッシュサイクルが終了していなけ
ればに＝Ｏであるから、ＪＫフリップフロップ３３はセ
ント状態となり、出力のビジー信号が“１”となる。す
なわぢ、バスはリフレ・ノシュ用に使用され、リフレッ
シュサイクルとなる。リフレッシュが終了する時点では
、−ビジー信号が“０″であるからアントゲ−１・３５
と３６の出力は０”となる。このとき、オアゲート３７
を介してＪ＝Ｏとなり、１〈−１であるからＪＫフリッ
プフロップ３３はリセットされ、ビジー信号が“０”と
なる。このとき、−ビジー信号が“１”となり、ＲＥ　
Ｆ　ＲＥ　Ｑ　−１（信号が１であるので、アントゲ−
１・３６の出力が１となり、ＪＫフリップフロップ３２
のに端子は“１”となる。Ｉ”ＩＥＦＲＥＱ信号はＯで
あるから、アンドゲート３４を介して、そのＪＫフリッ
プフｔコツプ３２のＪ端子はＯ″となる。Ｊ＝Ｏ，Ｋ＝
１であるからフリップフロップ３２はリセット状態とな
り、ＲＥ　Ｆ　ＲＥ　Ｑ　−Ｈ信号が０”にリセットさ
れる。

従って、この第１の実施例のリフレッシュ制御回路は、
通常は最下位のバス使用ぼ失権でリフレッシュを要求し
、バスが使用されていない時にリフレッシュサイクルを
実行し、一定時間その要求が受は付けられなかった場合
に最上位のパス使用優先権でリフレッシュを要求しリフ
レッシュサイクルを実行する。

第４図は、本発明の第２の実施例を示すものでリフレッ
シュ制御回路の第２のブロック図である。

同図において、第３図と同じものは同一記号で示され、
本実施例では、第３図の構成要素に更に、バス使用制御
手段４３を構成するＤタイプのフリップフロップ４４と
アンドゲート４５が加えられている。

バス使用制御手段４３の出力は、アンドゲート３５の入
力端子に接続され、ＪＫフリップフロ・グプ３１のリセ
ット及びＪＫフリソプフロンプ３３のセットに対するタ
イミング、すなわち、優先順位の低いリフレッシュ要求
が許可され、バスを使用中にしてリフレ・ノシュ動作を
実行するタイミングを制御する。Ｄタイプのフリップフ
ロップ４４は、バスが使用中でないことを示すビジー信
号をシステムクロックでセントし１クロツタ周期だけ遅
延させるもので、アンドゲート４５は、１クロック周期
前の一ビジー信号であるビジー信号が“１゛で、かつ現
クロック周期の一ビジー信号が１”のとき出力を“１”
とするものである。

バスマスタがバス使用を終了したとすると、負論理の一
ビジー信号は“０”から“１”になり、それが“１”に
なった次のクロックＣＬＯＣＫのエツジ直前では、ビジ
ーＦ信号は“１”で、−ビジー信号も“工”となり従っ
てアンドゲート４５の出力も“１″となる。そのとき、
アンドゲート３５の入力において、ＲＥＦＲＥＱ−Ｌ信
号が“１”、−ＲＥＦＲＥＱ−Ｈ信号が“１”、−Ｂ。

ＲＥＱ　１〜−ＢＲＥＱｎの信号も“１”とすると、ア
ントゲ−１・４５の出力のその論理“１”によっζ、上
記のクロックエツジにおいてＪ　Ｋフリップフロップ３
１がリセットされ、ＪＫフリソプフ１：Ｉツブ３３がセ
ットされる。すなわち、このバス使用制御手段４３によ
って、バスマスタがバス使用を終了した直後、すなわち
、ビジー信号が“０”となった直後のクロックエツジに
おいて、−ＢＲＥＱが“１“、すなわち、他のバスマス
タがバス要求を出していないとき、優先順位の低いリフ
レッシュ要求（ＲＥＦＲＥＱ−Ｌ）によるリフレッシュ
要求が許可され、バスをｉＨユしてリフレッシュ動作を
開始する。

ごのように、他のバスマスクのバス使用が終わった直後
にリフレッシュサイクルを実行することによって、リフ
レッシュサイクル中にメモリの使用要求が発生して、リ
フレッシュサ・イクル待らとなる確イ・１が減少する。

〔発明の効果〕

本発明によれば、バス使用要求とリフレッシュ要求との
バス間合によるバス要求やメモリ参照の待ち時間を容易
に減少させることが可能となり、結果とし°ζ、システ
ノ・のスループットが向上することが可能となる。

【図面の簡単な説明】

第１図は、本発明のブロック図、 第２図は、バス要求とリフレッシュ要求の競合に対する
本発明のバス制御方式のタイミング図、第３図は、本発
明のリフレッシュ制御回路の第１のブロック図、 第４図は、本発明のリフレッシュ制御回路の第２のブロ
ック図、 第５図は、計算機システムの構成図、 第６図は、バス要求とリフレッシュ要求の競合に対する
従来のバス制御方式のタイミング図である。 １０・・・カウンタ手段、 １１・・・第１のリフレッシュ制御手段、１２・・・第
２のリフレッシュ制御手段、１３・・・ビジー信号制御
手段、 １４・・・リフレッシュ要求信号、 １５・・・第１のリフレッシュ要求信号、１６・・・第
２のリフレッシュ要求信号、１７・・・バス使用中信号
、 １８・・・バス使用制御子段。 特許出願人　　　冨士通株式会社 本発］ハのフ゛口１１．り図 第１図 第２図 吐算涜システムの溝底図 第５図 ご　ジ゛−Ｌす７りじス　　　　　　　　　　　−　１
１７刀乙Ｌ２ユ旦）−−一一第６図

Claims (1)

1. 【特許請求の範囲】 １）複数のバスマスタとダイナミックＲＡＭのメモリが
   共通バスを介して接続された計算機システムにおいて、 予め定められた保証リフレッシュ間隔ごとにリフレッシ
   ュ要求信号（１４）を発生するカウンタ手段（１０）と
   、 前記リフレッシュ要求信号（１４）が発生した後優先順
   位の低い第１のリフレッシュ要求信号（１５）を発生し
   、バスが使用中でなく他のバスマスタからのバス要求が
   ないときに、バスの使用権を獲得し、前記ダイナミック
   ＲＡＭに対するリフレッシュ動作を実行させる第１のリ
   フレッシュ制御手段（１１）と、 前記第１のリフレッシュ要求信号（１５）によるリフレ
   ッシュ要求が前記保証リフレッシュ間隔たっても許可さ
   れなかった場合、優先順位の高い第２のリフレッシュ要
   求信号（１６）を発生し、バスが使用中でなければ、他
   のバスマスタからのバス要求があってもそれに優先して
   バスの使用権を獲得し、前記ダイナミックＲＡＭに対す
   るリフレッシュ動作を実行させる第２のリフレッシュ制
   御手段（１２）と、 前記第１と第２のリフレッシュ制御手段（１１）、（１
   ２）の制御に従ってバス使用中信号（１７）をセットし
   、リフレッシュサイクル終了後前記バス使用中信号（１
   ７）をリセットさせるビジー信号制御手段（１３）とを
   有することを特徴とするバス制御方式。 ２）前記第１のリフレッシュ制御手段（１１）は、前記
   第１のリフレッシュ要求信号（１５）によるリフレッシ
   ュ要求に対して、バスを使用していたバスマスタがバス
   使用を終了した直後でかつ他のバスマスタからのバス要
   求がないときにバスの使用権を獲得し、前記ダイナミッ
   クＲＡＭに対するリフレッシュ動作を実行させるバス使
   用制御手段（１８）を有することを特徴とする請求項１
   記載のバス制御方式。