JPH01241132A - 半導体素子の電極およびその製造方法 - Google Patents
半導体素子の電極およびその製造方法Info
- Publication number
- JPH01241132A JPH01241132A JP6719288A JP6719288A JPH01241132A JP H01241132 A JPH01241132 A JP H01241132A JP 6719288 A JP6719288 A JP 6719288A JP 6719288 A JP6719288 A JP 6719288A JP H01241132 A JPH01241132 A JP H01241132A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lower layer
- semiconductor substrate
- resist
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 abstract description 8
- 238000001704 evaporation Methods 0.000 abstract description 4
- 150000002739 metals Chemical class 0.000 abstract description 4
- 230000008020 evaporation Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 34
- 238000002390 rotary evaporation Methods 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、半導体素子における多層構造の電極および
その製造方法に関するものである。
その製造方法に関するものである。
〔従来の技術）
例えば化、金物半導体基板上に電極を形成する場合、特
開昭６０−１００４３２号公報などに開示されるように
リフトオフ法が用いられている。すなわち、第５図（ａ
）に示すように化合物半導体基板１上にレジスト２を塗
布し、このレジスト２には通常のホトリソ工程で、底部
側が広いテーパー状の開口部３を形成する０次に、全面
に電極金属４を蒸着（電子ビーム蒸着あるいは゛抵抗加
熱蒸着）またはスパッタにより堆積させ、その後レジス
ト２を溶解除去する。すると、第５図（ｂ）に示すよう
に、レジスト２上の電極金属４はレジスト２とともに除
去されるが、レジスト２の開口部３を通して化合物半導
体基板ｌ上に堆積した電極金属４は残り電極が形成され
る。このようなリフトオフ法において、マスクとしての
レジスト２には１層レジストあるいは２層レジストが用
いられる。また、レジストのみに代えてｓ＋ｏ、／レジ
ストの２層構造も用いられる。
開昭６０−１００４３２号公報などに開示されるように
リフトオフ法が用いられている。すなわち、第５図（ａ
）に示すように化合物半導体基板１上にレジスト２を塗
布し、このレジスト２には通常のホトリソ工程で、底部
側が広いテーパー状の開口部３を形成する０次に、全面
に電極金属４を蒸着（電子ビーム蒸着あるいは゛抵抗加
熱蒸着）またはスパッタにより堆積させ、その後レジス
ト２を溶解除去する。すると、第５図（ｂ）に示すよう
に、レジスト２上の電極金属４はレジスト２とともに除
去されるが、レジスト２の開口部３を通して化合物半導
体基板ｌ上に堆積した電極金属４は残り電極が形成され
る。このようなリフトオフ法において、マスクとしての
レジスト２には１層レジストあるいは２層レジストが用
いられる。また、レジストのみに代えてｓ＋ｏ、／レジ
ストの２層構造も用いられる。
ところで、化合物半導体基板にｎ型の活性層を形成して
、その上にシロットキー電極を形成する場合、抵抗を小
さくするため最上層にＡｕを用いて、、Ｔｉ／ＰＬ／Ａ
ｕ多ＷＪ構造あるいはＭｏ／Ｐｔ／Ａｕ多層構造に電極
を形成している。
、その上にシロットキー電極を形成する場合、抵抗を小
さくするため最上層にＡｕを用いて、、Ｔｉ／ＰＬ／Ａ
ｕ多ＷＪ構造あるいはＭｏ／Ｐｔ／Ａｕ多層構造に電極
を形成している。
また、上記リフトオフ法において、電極金属の堆積方法
の１つである蒸着法として回転蒸着方法がある。第６図
は電子ビーム回転蒸着方法を示している。すなわち、る
つぼ１１に入った電極金属（ソース）１２に電子を衝突
させて金属１２を溶かし蒸発させ、回転しているホルダ
ー１３上の基板１４に電極金属を蒸着させる。
の１つである蒸着法として回転蒸着方法がある。第６図
は電子ビーム回転蒸着方法を示している。すなわち、る
つぼ１１に入った電極金属（ソース）１２に電子を衝突
させて金属１２を溶かし蒸発させ、回転しているホルダ
ー１３上の基板１４に電極金属を蒸着させる。
この回転蒸着方法において、基板１４は、第７図に示す
ように、レジストの帯状の開口部１５（第５図の開口部
３に対応する）の長手方向をホルダー１３の中心に向け
て該ホルダー１３に保持される。また、蒸着金属を収容
したるつぼ１１は、ホルダー１３の一直径線！１上に、
該ホルダー１３の中心Ｏからずらして配置される。する
と、前記２、と直交するホルダー１３の直径線ｌ！上に
基板１４が位置する時に角度θが最大となるようにして
基板１４には斜めに蒸着金属が入射する。しかも、直径
ａ ｍｌ を上の互いに反対側の位置において基ＦＬＬ
４が１８０°反転しているため、該基板１４には互いに
逆方向から角度θで蒸着金属が入射することになる。
ように、レジストの帯状の開口部１５（第５図の開口部
３に対応する）の長手方向をホルダー１３の中心に向け
て該ホルダー１３に保持される。また、蒸着金属を収容
したるつぼ１１は、ホルダー１３の一直径線！１上に、
該ホルダー１３の中心Ｏからずらして配置される。する
と、前記２、と直交するホルダー１３の直径線ｌ！上に
基板１４が位置する時に角度θが最大となるようにして
基板１４には斜めに蒸着金属が入射する。しかも、直径
ａ ｍｌ を上の互いに反対側の位置において基ＦＬＬ
４が１８０°反転しているため、該基板１４には互いに
逆方向から角度θで蒸着金属が入射することになる。
第８図は、前述のＴｉ／Ｐｔ／Ａｕ多層構造電極をリフ
トオフ法で形成するため、レジスト２ををする化合物半
導体基板ｌ上に上記回転蒸着方法でＴｉ２１゜Ｐｔ２２
およびＡｕ２３を順次堆積させた状態を示す。
トオフ法で形成するため、レジスト２ををする化合物半
導体基板ｌ上に上記回転蒸着方法でＴｉ２１゜Ｐｔ２２
およびＡｕ２３を順次堆積させた状態を示す。
この図に示すように、レジスト２の開口部３内の基板１
上には、前記レジスト２の開口部３に対して互いに反対
方向かうθの角度で蒸着金属が入射するため、Ｔｉ２１
． Ｐｔ２２．Ａｕ２３が台形状に堆積される。そして
、このような堆積状態となる結果、最上層のＡｕ２３も
外周縁部イで基板１に接することになる。
上には、前記レジスト２の開口部３に対して互いに反対
方向かうθの角度で蒸着金属が入射するため、Ｔｉ２１
． Ｐｔ２２．Ａｕ２３が台形状に堆積される。そして
、このような堆積状態となる結果、最上層のＡｕ２３も
外周縁部イで基板１に接することになる。
（発明が解決しようとする課題）
しかるに、最上層のＡｕ２３が基板１に接すると、電極
の形成後、該電掻上に層間膜および保１１膜を成長させ
る際の３００〜４００°Ｃの熱によってＡｕが基板１内
に拡散し、その部分がｎ型の場合、キャリアがトラップ
してしまい、素子の特性を劣化させることになる。
の形成後、該電掻上に層間膜および保１１膜を成長させ
る際の３００〜４００°Ｃの熱によってＡｕが基板１内
に拡散し、その部分がｎ型の場合、キャリアがトラップ
してしまい、素子の特性を劣化させることになる。
この発明は、このような従来の問題点を解決できる半導
体素子の電極およびその製造方法を提供することを目的
とする。
体素子の電極およびその製造方法を提供することを目的
とする。
（課題を解決するための手段）
この発明は、半導体素子における多層構造の電極におい
て、最上層を除く下層部分は半導体基板上に台形状に形
成し、その下層部上に、該下層部の内側に位置させて最
上層を形成するものである。
て、最上層を除く下層部分は半導体基板上に台形状に形
成し、その下層部上に、該下層部の内側に位置させて最
上層を形成するものである。
また、この発明は、上記構造の電極を製造するため次の
ような製造方法とする。まず半導体基板上にレジストを
形成し、該レジストには、底部側を広くしてテーパー状
に開口部を形成する。その後、多層構造の電極の最上層
を除く下層部分の電極金属を所定の入射角度で入射させ
て全面に蒸着し、次いでその入射角度より入射角度を小
さくして最上層の電極金属を全面に蒸着し、最後にレジ
ストを溶解しその上の不要な゛電極金属も同時に除去す
る。
ような製造方法とする。まず半導体基板上にレジストを
形成し、該レジストには、底部側を広くしてテーパー状
に開口部を形成する。その後、多層構造の電極の最上層
を除く下層部分の電極金属を所定の入射角度で入射させ
て全面に蒸着し、次いでその入射角度より入射角度を小
さくして最上層の電極金属を全面に蒸着し、最後にレジ
ストを溶解しその上の不要な゛電極金属も同時に除去す
る。
（作 用）
上記のようにして電極を製造すると、電極金属の蒸着の
際の入射角度の違いにより、半導体基板上には、台形状
の下層部の上に、該下層部の内側に位置して最上層が形
成されて電極が製造される。
際の入射角度の違いにより、半導体基板上には、台形状
の下層部の上に、該下層部の内側に位置して最上層が形
成されて電極が製造される。
そして、この電極によれば、下層部の内側に最上層が位
置するため、最上層が半導体基板に接することがなくな
る。したがって、最上層が＾Ｕであっても、該Ａｕが、
その後の膜成長時の熱により半導体栽板に拡散すること
は防止される。
置するため、最上層が半導体基板に接することがなくな
る。したがって、最上層が＾Ｕであっても、該Ａｕが、
その後の膜成長時の熱により半導体栽板に拡散すること
は防止される。
（実施例）
以下この発明の実施例を図面を参照して説明する。
この発明の製造方法の実施例では、化合物半導体基板上
にＴｉ／ＰＬ／Ａｕ＃ ７１１１４造電極をリフトオフ
法で製造する。すなわち、化合物半導体基板上にレジス
トを塗布し、このレジストには通常のホトリソ工程で、
底部側が広いテーパー状の開口部を形成する。次に、回
転蒸着方法で、Ｔｉ、 ＰＬ、 Ａｕを順次基板上の全
面にＭＷする。その後、レジストを溶解し、同時にその
上のＴｉ、 ＰＬ、 Ａｕを除去する。
にＴｉ／ＰＬ／Ａｕ＃ ７１１１４造電極をリフトオフ
法で製造する。すなわち、化合物半導体基板上にレジス
トを塗布し、このレジストには通常のホトリソ工程で、
底部側が広いテーパー状の開口部を形成する。次に、回
転蒸着方法で、Ｔｉ、 ＰＬ、 Ａｕを順次基板上の全
面にＭＷする。その後、レジストを溶解し、同時にその
上のＴｉ、 ＰＬ、 Ａｕを除去する。
すると、Ｔｉ、 Ｐｔ、 Ａｕの金属は、レジストの開
口部を通して化合物半導体基板上に堆積した部分のみが
残り、その金属で電極が形成されることになる。
口部を通して化合物半導体基板上に堆積した部分のみが
残り、その金属で電極が形成されることになる。
このような製造方法において、Ｔｉ、 Ｐｔ、 Ａｕの
金属を回転蒸着方法で基板上の全面に蒸着する際、この
発明の実施例では、Ｔｉ、 Ｐｔと、ＡｕとでＭ着金域
の入射角度を変える。
金属を回転蒸着方法で基板上の全面に蒸着する際、この
発明の実施例では、Ｔｉ、 Ｐｔと、ＡｕとでＭ着金域
の入射角度を変える。
第３図（ａ）、（ｂ）は回転蒸着方法を示し、蒸着金属
の入射角度を変える方法を説明するための図であり、２
１はホルダー、２２は該ホルダー２１に保持された基板
である。また、２３はホルダー２１の下方に配置された
るつぼ、２４は該るつぼ２３内に収容された蒸着金属（
電極金属）である。
の入射角度を変える方法を説明するための図であり、２
１はホルダー、２２は該ホルダー２１に保持された基板
である。また、２３はホルダー２１の下方に配置された
るつぼ、２４は該るつぼ２３内に収容された蒸着金属（
電極金属）である。
このるつぼ２３内に収容された金属２４に電子を衝突さ
せて該金属を溶かし蒸発させ、回転しているホルダー２
１上の基板２２の全面に金属を蒸着させるが、この時、
Ｔｉとｐｔを蒸着する時は、ホルダー２１とるつぼ２３
間の距離を第３図（ａ）に示すようにＸに設定する。す
ると、距Ｍｘより決まる入射角度αで蒸着金属（この場
合はＴｉあるいはｐｔ）が入射されて基板２２上の全面
に蒸着されることになる。
せて該金属を溶かし蒸発させ、回転しているホルダー２
１上の基板２２の全面に金属を蒸着させるが、この時、
Ｔｉとｐｔを蒸着する時は、ホルダー２１とるつぼ２３
間の距離を第３図（ａ）に示すようにＸに設定する。す
ると、距Ｍｘより決まる入射角度αで蒸着金属（この場
合はＴｉあるいはｐｔ）が入射されて基板２２上の全面
に蒸着されることになる。
一方、ＡｕをＭ′４する時は、第３図（ｂ）に示すよう
に、るつぼ２３とホルダー２１間の距離をＸ＋ａ（ａ＞
０）に設定する。すると、蒸着金属（この場合はＡｕ）
の入射角度は、前記αより小さい（垂直に近づいた）β
となり、その角度で入射してＡｕが蒸着されることにな
る。
に、るつぼ２３とホルダー２１間の距離をＸ＋ａ（ａ＞
０）に設定する。すると、蒸着金属（この場合はＡｕ）
の入射角度は、前記αより小さい（垂直に近づいた）β
となり、その角度で入射してＡｕが蒸着されることにな
る。
二のようにしてＴｉ、 Ｐｔ、 Ａｕ＠蒸着すると、第
１図に示すように、基板２２上のレジスト２５の開口部
２６内の前記基板２２上においては、Ｔｉ２７およびＰ
ｔ２８は台形状に幅広に形成されるが、Ａｕ２９は、β
くαであったことから、同じ台形状であっても、前記Ｔ
ｉ２７およびＰｔ２８の下層部の上に、該下層部の内側
に位置して形成されることになる。
１図に示すように、基板２２上のレジスト２５の開口部
２６内の前記基板２２上においては、Ｔｉ２７およびＰ
ｔ２８は台形状に幅広に形成されるが、Ａｕ２９は、β
くαであったことから、同じ台形状であっても、前記Ｔ
ｉ２７およびＰｔ２８の下層部の上に、該下層部の内側
に位置して形成されることになる。
したがって、次に、レジスト２５を溶解し、その上の不
要なＴｉ２７ 、 ｐｉ２８およびＡｕ２９を除去すれ
ば、レジストの開口部部分で基板２２上に堆積した上述
Ｔｉ２７． Ｐｔ２ Ｂ、 Ａｕ２９により、Ｔｉ２７
と、Ｐｔ２８の下層部上にＡｕ２９が下層部の内側に位
置して形成された構造の電極が製造される。
要なＴｉ２７ 、 ｐｉ２８およびＡｕ２９を除去すれ
ば、レジストの開口部部分で基板２２上に堆積した上述
Ｔｉ２７． Ｐｔ２ Ｂ、 Ａｕ２９により、Ｔｉ２７
と、Ｐｔ２８の下層部上にＡｕ２９が下層部の内側に位
置して形成された構造の電極が製造される。
そして、この電極によれば、Ａｕ２９がＴｉ２７および
Ｐｔ２８の内側に位置するため、Ａｕ２９が基板２２に
接することがなくなり、したがって、Ａｕが、その後の
膜成長時の熱により基板２２に拡散することが防止され
る。
Ｐｔ２８の内側に位置するため、Ａｕ２９が基板２２に
接することがなくなり、したがって、Ａｕが、その後の
膜成長時の熱により基板２２に拡散することが防止され
る。
第４図は、ＴｉおよびｐｔとＡｕとを入射角度を変えて
蒸着する第２の方法を示す図であり、（ａ）は平面図、
Φ）は側面図である。この方法では、ＴｔまたはＰ【を
収容した第１のるつぼ３０と、Ａｕを収容した第２のる
つぼ３１とをホルダー２１の直径線２１上にずらして、
すなわち第２のるつぼ３１は内側、第１のるつぼ３０は
外側にして配置する。すると、この配置から、第１のる
つぼ３０からはＴｉまたはｐｉが入射角度αで基板２２
にＭＮされるようになり、第２のるつぼ３１からはＡｕ
が入射角度β（βくα）で基板２２に入射されることに
なる。したがって、第３図の第１の方法と同様に第１図
で示すような電極を製造できる。
蒸着する第２の方法を示す図であり、（ａ）は平面図、
Φ）は側面図である。この方法では、ＴｔまたはＰ【を
収容した第１のるつぼ３０と、Ａｕを収容した第２のる
つぼ３１とをホルダー２１の直径線２１上にずらして、
すなわち第２のるつぼ３１は内側、第１のるつぼ３０は
外側にして配置する。すると、この配置から、第１のる
つぼ３０からはＴｉまたはｐｉが入射角度αで基板２２
にＭＮされるようになり、第２のるつぼ３１からはＡｕ
が入射角度β（βくα）で基板２２に入射されることに
なる。したがって、第３図の第１の方法と同様に第１図
で示すような電極を製造できる。
なお、Ａｕを蒸着する際、β−０として垂直方向から８
着するようにすれば、第２図に示すように、レジスト２
５の開口部２６内の基板２２上においては断面長方形の
Ａｕ２９が得られ、最上層のＡｕ２９が断面長方形の電
極（勿論、Ａｕ２９は下層部の内側部だけに位置する）
が製造される。
着するようにすれば、第２図に示すように、レジスト２
５の開口部２６内の基板２２上においては断面長方形の
Ａｕ２９が得られ、最上層のＡｕ２９が断面長方形の電
極（勿論、Ａｕ２９は下層部の内側部だけに位置する）
が製造される。
（発明の効果）
以上詳述したように、この発明によれば、多層構造の電
極をリフトオフ法で形成する際の電極金属の蒸着時に、
該電極金属の入射角度を制御するようにしたので、台形
状の下層部の内側に最上層が位置する構造で、電極を製
造できる。そして、その構造の電極によれば、下層部の
内側に最上層が位置することにより、該最上層が下地半
導体基板に接することを防止できるので、例え最上層が
Ａｕであっても、その後の膜成長時の熱によりＡｕが半
導体’Ｊ ＋Ｅに拡散することを防止でき、素子特性を
劣化させることを防止できる。
極をリフトオフ法で形成する際の電極金属の蒸着時に、
該電極金属の入射角度を制御するようにしたので、台形
状の下層部の内側に最上層が位置する構造で、電極を製
造できる。そして、その構造の電極によれば、下層部の
内側に最上層が位置することにより、該最上層が下地半
導体基板に接することを防止できるので、例え最上層が
Ａｕであっても、その後の膜成長時の熱によりＡｕが半
導体’Ｊ ＋Ｅに拡散することを防止でき、素子特性を
劣化させることを防止できる。
第１図は本発明に係る電極金属の蒸着状態の第１の例を
示す断面図、第２図は本発明に係る電極金属の蒸着状態
の第２の例を示す断面図、第３図は蒸着金属の入射角度
の制御法の第１の例を説明するための図、第４図は蒸着
金属の入射角度の制御法の第２の例を説明するための図
、第５図はリフトオフ法による電極形成を示す工程断面
図、第６図は電子ビーム回転蒸着方法を示す図、第７図
は回転蒸着方法におけるホルダーと基板とるつぼの配置
関係を示す平面図、第８図は従来の方法による電極金属
の蒸着状態を示す断面図である。 ２１・・・ホルダー、２２・・・基板、２３・・・るつ
ぼ、２４・・・蒸着金属、２５・・・レジスト、２６・
・・開口部、２７−Ｔｉ、 ２ Ｂ−Ｐｔ、 ２９−Ａ
ｕ、 ３０−第１のるつぼ、３１・・・第２のるつぼ。 ″）−
示す断面図、第２図は本発明に係る電極金属の蒸着状態
の第２の例を示す断面図、第３図は蒸着金属の入射角度
の制御法の第１の例を説明するための図、第４図は蒸着
金属の入射角度の制御法の第２の例を説明するための図
、第５図はリフトオフ法による電極形成を示す工程断面
図、第６図は電子ビーム回転蒸着方法を示す図、第７図
は回転蒸着方法におけるホルダーと基板とるつぼの配置
関係を示す平面図、第８図は従来の方法による電極金属
の蒸着状態を示す断面図である。 ２１・・・ホルダー、２２・・・基板、２３・・・るつ
ぼ、２４・・・蒸着金属、２５・・・レジスト、２６・
・・開口部、２７−Ｔｉ、 ２ Ｂ−Ｐｔ、 ２９−Ａ
ｕ、 ３０−第１のるつぼ、３１・・・第２のるつぼ。 ″）−
Claims (2)
- （１）半導体基板上にリフトオフ法により多層構造に形
成される半導体素子の電極において、 （ａ）最上層を除く下層部分は半導体基板上に台形状に
形成され、 （ｂ）その下層部上に、該下層部の内側に位置させて最
上層が形成されてなる半導体素子の電極。 - （２）（ａ）半導体基板上にレジストを形成し、該レジ
ストには底部側を広くして開口部を形成する工程と、 （ｂ）そのレジストを有する半導体基板上の全面に、多
層構造電極の最上層を除く下層部分の電極金属を所定の
入射角度で入射させて蒸着させ、レジストの開口部内の
基板上には前記電極の下層部を台形状に形成する工程と
、 （ｃ）次いで、前記入射角度より入射角度を小さくして
最上層の電極金属を蒸着することにより、レジストの開
口部内の基板上においては、前記下層部上に、該下層部
の内側に位置させて電極の最上層を形成する工程と、 （ｄ）その後、前記レジストを除去し、同時にその上の
不要電極金属を除去する工程とを具備してなる半導体素
子の電極製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6719288A JPH01241132A (ja) | 1988-03-23 | 1988-03-23 | 半導体素子の電極およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6719288A JPH01241132A (ja) | 1988-03-23 | 1988-03-23 | 半導体素子の電極およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241132A true JPH01241132A (ja) | 1989-09-26 |
Family
ID=13337796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6719288A Pending JPH01241132A (ja) | 1988-03-23 | 1988-03-23 | 半導体素子の電極およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241132A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5429986A (en) * | 1990-04-02 | 1995-07-04 | Sumitomo Electric Industries, Ltd. | Electrode forming process |
| US5529952A (en) * | 1994-09-20 | 1996-06-25 | Texas Instruments Incorporated | Method of fabricating lateral resonant tunneling structure |
| CN106601638A (zh) * | 2015-10-16 | 2017-04-26 | 英飞凌科技股份有限公司 | 方法和半导体芯片器件 |
-
1988
- 1988-03-23 JP JP6719288A patent/JPH01241132A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5429986A (en) * | 1990-04-02 | 1995-07-04 | Sumitomo Electric Industries, Ltd. | Electrode forming process |
| US5529952A (en) * | 1994-09-20 | 1996-06-25 | Texas Instruments Incorporated | Method of fabricating lateral resonant tunneling structure |
| CN106601638A (zh) * | 2015-10-16 | 2017-04-26 | 英飞凌科技股份有限公司 | 方法和半导体芯片器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019210618A1 (zh) | 掩膜版及其制作方法 | |
| JPH01241132A (ja) | 半導体素子の電極およびその製造方法 | |
| JPH0927454A (ja) | 選択蒸着用マスク | |
| JP7761440B2 (ja) | 蒸着マスクの製造方法 | |
| JPS6138850B2 (ja) | ||
| JPH01303742A (ja) | 半導体装置 | |
| JPS61105870A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01109772A (ja) | 半導体装置の製造方法 | |
| JPS59111325A (ja) | 半導体多層電極の製造法 | |
| JPS586304B2 (ja) | 半導体装置の製造法 | |
| JPH0472764A (ja) | 半導体装置の裏面電極 | |
| WO2000049645A1 (fr) | Electrode pour dispositif a semi-conducteur et son procede de fabrication | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JP3342974B2 (ja) | 超電導ベーストランジスタおよびその製造方法 | |
| JP2917933B2 (ja) | 微小トンネル接合部の製造方法及び微小トンネル接合素子の製造方法 | |
| JPH04137620A (ja) | 電極形成方法 | |
| JPS63157465A (ja) | シヨツトキ・バリア・ダイオ−ド | |
| JPS61168256A (ja) | 半導体装置及びその製造方法 | |
| JPH01194468A (ja) | オーミック電極構造 | |
| JPH03240945A (ja) | 金属薄膜の形成法 | |
| JPS62106623A (ja) | 半導体装置の製造方法 | |
| JPH0210827A (ja) | 半導体装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPH02307219A (ja) | 半導体素子の電極の製造方法 | |
| JP3026215B1 (ja) | 半導体装置電極構造 |