JPH01109772A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01109772A JPH01109772A JP26844087A JP26844087A JPH01109772A JP H01109772 A JPH01109772 A JP H01109772A JP 26844087 A JP26844087 A JP 26844087A JP 26844087 A JP26844087 A JP 26844087A JP H01109772 A JPH01109772 A JP H01109772A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- gaas substrate
- metal layers
- layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、リセス内にゲート電極を備えた半導体装置
の製造方法に関するものである。
の製造方法に関するものである。
第２図（ａ）、（ｂ）は従来のリセス内にゲート電極を
備えた半導体装置の製造工程を示す断面図である。
備えた半導体装置の製造工程を示す断面図である。
この製造工程は、まず第２図（ａ）に示すように、Ｇａ
Ａｓ基板１上に、写真製版によりレジスト２を所望の寸
法にパターニングし、このレジスト２をマスクにして、
ウェットエツチングによりリセス１ａを形成する。
Ａｓ基板１上に、写真製版によりレジスト２を所望の寸
法にパターニングし、このレジスト２をマスクにして、
ウェットエツチングによりリセス１ａを形成する。
次に、第２図（ｂ）に示すように、ゲート金属を多層に
蒸着し、レジスト２を除去することにより、リセス１ａ
内に多層構造のゲート電極が形成される。
蒸着し、レジスト２を除去することにより、リセス１ａ
内に多層構造のゲート電極が形成される。
通常ゲート電極は、第２図（ｂ）に示すように、チタン
層３．白金層４．金層５の３層構造になっている。チタ
ン層３によりショットキ電極を形成し、金層５はゲート
電極の抵抗を下げる役目をし、白金層４は金層５がＧａ
Ａｓ基板１中に拡散するのを防ぐ役目をしている。
層３．白金層４．金層５の３層構造になっている。チタ
ン層３によりショットキ電極を形成し、金層５はゲート
電極の抵抗を下げる役目をし、白金層４は金層５がＧａ
Ａｓ基板１中に拡散するのを防ぐ役目をしている。
（発明が解決しようとする問題点）
従来の半導体装置のゲート電極は、以上のようにして形
成されるが、金層５を蒸着する時、レジスト２の下方の
リセス部分は、ＧａＡｓ基板１表−面が直接露出してい
るため、蒸着中に金がＧａＡｓ基板１に回り込み、ＦＥ
Ｔ特性の劣化を招く可能性がある。
成されるが、金層５を蒸着する時、レジスト２の下方の
リセス部分は、ＧａＡｓ基板１表−面が直接露出してい
るため、蒸着中に金がＧａＡｓ基板１に回り込み、ＦＥ
Ｔ特性の劣化を招く可能性がある。
また、よりゲート電極の抵抗を下げるため、金層５の膜
厚を厚くすると、リフトオフ不良が生じやすくなり、逆
にリフトオフ不良を無くすためにレジスト膜厚を厚くす
るとレジストの寸法制御が困難になる等の問題点があっ
た。
厚を厚くすると、リフトオフ不良が生じやすくなり、逆
にリフトオフ不良を無くすためにレジスト膜厚を厚くす
るとレジストの寸法制御が困難になる等の問題点があっ
た。
この発明は、上記のような問題点を解消するためなされ
たもので、蒸着中に低抵抗化のための金属がＧａＡｓ基
板中に拡散する恐れがなく、かつ容易に低抵抗化のため
の金属の膜厚を厚くすることができる半導体装置の製造
方法を得ることを目的とする。
たもので、蒸着中に低抵抗化のための金属がＧａＡｓ基
板中に拡散する恐れがなく、かつ容易に低抵抗化のため
の金属の膜厚を厚くすることができる半導体装置の製造
方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、多層金属層を
形成する領域以外のリセス内のＧａＡｓ基板の露出部分
を絶縁膜で覆った後、金属層を順次形成し、多層金属層
からなるゲート電極を形成するようにしたものである。
形成する領域以外のリセス内のＧａＡｓ基板の露出部分
を絶縁膜で覆った後、金属層を順次形成し、多層金属層
からなるゲート電極を形成するようにしたものである。
〔作用〕
この発明においては、多層金属層を蒸着する前にリセス
内のＧａＡｓ基板の露出した部分を絶縁膜で覆ったこと
から、多層金属層の形成に際してもゲート電極の低抵抗
化のための金属がＧａＡｓ基板に拡散することがない。
内のＧａＡｓ基板の露出した部分を絶縁膜で覆ったこと
から、多層金属層の形成に際してもゲート電極の低抵抗
化のための金属がＧａＡｓ基板に拡散することがない。
また、多層金属層の形成時には厳しいレジストの寸法制
御を必要としないため、容易にゲート電極の低抵抗化を
図ることができる。
御を必要としないため、容易にゲート電極の低抵抗化を
図ることができる。
以下、この発明の一実施例を図面について説明する。
第１図（ａ）〜（ｅ）はこの発明の半導体装置の製造方
法の一実施例の工程を示す断面図である。
法の一実施例の工程を示す断面図である。
まず、第１図（ａ）に示すように、ＧａＡ ｓ基板１上
にＣＶＤ法などによりシリコン酸化膜６を形成し、続い
て、このシリコン酸化膜６上に写真製版によりレジスト
２をパターニングする。その後、レジスト２をマスクに
して異方性ドライエツチングによりシリコン酸化膜６を
エツチングし、続いてウェットエツチングによりＧａＡ
ｓ基板１にリセス１ａを形成する。
にＣＶＤ法などによりシリコン酸化膜６を形成し、続い
て、このシリコン酸化膜６上に写真製版によりレジスト
２をパターニングする。その後、レジスト２をマスクに
して異方性ドライエツチングによりシリコン酸化膜６を
エツチングし、続いてウェットエツチングによりＧａＡ
ｓ基板１にリセス１ａを形成する。
次に、第１図（ｂ）に示すように、チタン層３を蒸着し
た後、レジスト２を除去することにより、ショットキ電
極を形成する。
た後、レジスト２を除去することにより、ショットキ電
極を形成する。
その後、第１図（Ｃ）に示すように、ＧａＡｓ基板１の
表面が直接露出しないようにＣＶＤ法などにより、シリ
コン酸化膜６より異方性エツチング速度の速いシリコン
窒化膜７を形成し、全面を異方性エツチングすると、第
１図（、ｄ）に示すようにリセス１ａ内のＧａＡｓ基板
１の露出部分を覆うようにシリコン窒化膜７の側壁７ａ
が形成される。
表面が直接露出しないようにＣＶＤ法などにより、シリ
コン酸化膜６より異方性エツチング速度の速いシリコン
窒化膜７を形成し、全面を異方性エツチングすると、第
１図（、ｄ）に示すようにリセス１ａ内のＧａＡｓ基板
１の露出部分を覆うようにシリコン窒化膜７の側壁７ａ
が形成される。
この後、第１図（ｅ）に示すように、写真製版により、
第１図（ａ）より大きくレジストのパターニングを行っ
た後、白金および金を蒸着しりフトオフ法により、白金
層４．金層５を形成する。
第１図（ａ）より大きくレジストのパターニングを行っ
た後、白金および金を蒸着しりフトオフ法により、白金
層４．金層５を形成する。
なお、上記実施例では、チタン層３をリフトオフ法によ
り形成した後、シリコン窒化膜７を形成したが、チタン
層３．白金層４までリフトオフ法により形成した後、シ
リコン窒化膜７を形成し、最後に金層５だけを形成して
も同様の効果が得られる。
り形成した後、シリコン窒化膜７を形成したが、チタン
層３．白金層４までリフトオフ法により形成した後、シ
リコン窒化膜７を形成し、最後に金層５だけを形成して
も同様の効果が得られる。
また、上記実施例では、チタン・白金・金構造のゲート
電極の場合について説明したが、他の多層金属をゲート
電極に使用した場合にも適用できる。さらに、シリコン
酸化膜、シリコン窒化膜の２種類の絶縁膜を用いたが、
異方性エツチングの精度をコントロールすれば同一の絶
縁膜または他の２種類の絶縁膜を用いても同様の効果が
得られる。
電極の場合について説明したが、他の多層金属をゲート
電極に使用した場合にも適用できる。さらに、シリコン
酸化膜、シリコン窒化膜の２種類の絶縁膜を用いたが、
異方性エツチングの精度をコントロールすれば同一の絶
縁膜または他の２種類の絶縁膜を用いても同様の効果が
得られる。
また、リフトオフ法により、白金層、金層を形成したが
、スパッタリング法により全面に白金層、金層を形成し
、写真製版によりレジストをパターニングした後、白金
層、金層を異方性エツチングし、ゲート電極を形成して
も同様の効果が得られる。
、スパッタリング法により全面に白金層、金層を形成し
、写真製版によりレジストをパターニングした後、白金
層、金層を異方性エツチングし、ゲート電極を形成して
も同様の効果が得られる。
〔発明の効果〕
以上説明したように、この発明は、多層金属層を形成す
る領域に少なくともショットキー接合の金属層を形成後
、リセス内のＧａＡｓ基板の露出部分を絶縁膜で覆った
後、金属層を順次形成し、多層金属層からなるゲート電
極を形成するようにしたので、ゲート電極の低抵抗化の
ための金属がＧａＡｓ基板中に拡散する恐れがなく、ま
た、容易に上層の金属層を厚く形成することができ、ゲ
ート電極の低抵抗化を再現性よく実現することができる
効果がある。
る領域に少なくともショットキー接合の金属層を形成後
、リセス内のＧａＡｓ基板の露出部分を絶縁膜で覆った
後、金属層を順次形成し、多層金属層からなるゲート電
極を形成するようにしたので、ゲート電極の低抵抗化の
ための金属がＧａＡｓ基板中に拡散する恐れがなく、ま
た、容易に上層の金属層を厚く形成することができ、ゲ
ート電極の低抵抗化を再現性よく実現することができる
効果がある。
第１図（ａ）〜（ｅ）はこの発明の半導体装置の製造方
法の一実施例の工程を示す断面図、第２図（ａ）、（ｂ
）は従来の半導体装置の製造工程を示す断面図である。 図において、１はＧａＡｓ基板、２はレジスト、３はチ
タン層、４は白金層、５は金層、６はシリコン酸化膜、
７はシリコン窒化膜である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図
法の一実施例の工程を示す断面図、第２図（ａ）、（ｂ
）は従来の半導体装置の製造工程を示す断面図である。 図において、１はＧａＡｓ基板、２はレジスト、３はチ
タン層、４は白金層、５は金層、６はシリコン酸化膜、
７はシリコン窒化膜である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図
Claims (1)
- ＧａＡｓ基板に形成されたリセス内にショットキー接
合をなす金属層と低抵抗化のための金属層とを含む多層
金属層からなるゲート電極を備えた半導体装置の製造方
法において、前記多層金属層を形成する領域に少なくと
もショットキー接合の金属層を形成後、前記リセス内の
前記ＧａＡｓ基板の露出部分を絶縁膜で覆った後、金属
層を順次形成し、前記多層金属層からなるゲート電極を
形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26844087A JPH01109772A (ja) | 1987-10-22 | 1987-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26844087A JPH01109772A (ja) | 1987-10-22 | 1987-10-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109772A true JPH01109772A (ja) | 1989-04-26 |
Family
ID=17458527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26844087A Pending JPH01109772A (ja) | 1987-10-22 | 1987-10-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109772A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03242927A (ja) * | 1990-02-21 | 1991-10-29 | Matsushita Electric Ind Co Ltd | 化合物半導体装置の製造方法 |
| US5449932A (en) * | 1993-05-26 | 1995-09-12 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor having gate and source regions in recesses |
| JPH09181094A (ja) * | 1995-12-26 | 1997-07-11 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
| CN107251238A (zh) * | 2015-02-19 | 2017-10-13 | 欧司朗光电半导体有限公司 | 用于制造半导体本体的方法 |
| US10468555B2 (en) | 2015-02-19 | 2019-11-05 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor body |
-
1987
- 1987-10-22 JP JP26844087A patent/JPH01109772A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03242927A (ja) * | 1990-02-21 | 1991-10-29 | Matsushita Electric Ind Co Ltd | 化合物半導体装置の製造方法 |
| US5449932A (en) * | 1993-05-26 | 1995-09-12 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor having gate and source regions in recesses |
| JPH09181094A (ja) * | 1995-12-26 | 1997-07-11 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
| CN107251238A (zh) * | 2015-02-19 | 2017-10-13 | 欧司朗光电半导体有限公司 | 用于制造半导体本体的方法 |
| JP2018508988A (ja) * | 2015-02-19 | 2018-03-29 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体ボディの製造方法 |
| US10424509B2 (en) | 2015-02-19 | 2019-09-24 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor body |
| US10468555B2 (en) | 2015-02-19 | 2019-11-05 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1578964A (en) | Method of forming electrodes on a semiconductor surface | |
| KR960030371A (ko) | 옥시나이트라이드막 및 그의 형성방법 및 그 옥시나이트라이드막을 사용한 소자분리산화막의 형성방법 | |
| JPH01109772A (ja) | 半導体装置の製造方法 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| JPS59141222A (ja) | 半導体装置の製造方法 | |
| JPS61222236A (ja) | 半導体装置及びその製造方法 | |
| JP2558124B2 (ja) | 半導体装置の製造方法 | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPH01120026A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH0464470B2 (ja) | ||
| JPS59194451A (ja) | 半導体装置の製造方法 | |
| JPH03225821A (ja) | 半導体装置の製造方法 | |
| JPS5994437A (ja) | 半導体装置 | |
| JPH02307231A (ja) | 半導体装置の製造方法 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPH05308068A (ja) | 半導体装置の製造方法 | |
| JPH02105529A (ja) | 半導体装置の製造方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JPH03152931A (ja) | 半導体装置の製造方法 | |
| JPS63204629A (ja) | 電極の形成方法 | |
| JPS63177445A (ja) | 半導体装置の製造方法 |