JPS62106623A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62106623A JPS62106623A JP24735185A JP24735185A JPS62106623A JP S62106623 A JPS62106623 A JP S62106623A JP 24735185 A JP24735185 A JP 24735185A JP 24735185 A JP24735185 A JP 24735185A JP S62106623 A JPS62106623 A JP S62106623A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- metallic film
- evaporation
- semiconductor substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、リフトオフ法を用いて電極を形成する半導
体装置の製造方法に関するものである。
体装置の製造方法に関するものである。
第２図（よ従来の蒸着法を用いて形成した多層金属膜か
らなる電極の断面図で、１は半導体基板、２は電極パタ
ーンを形成した樹ＩＩＩ層、３は第１の金属膜、４は第
２の金属膜、５は前記樹脂Ｍ２上の第１の金属膜、６は
同じ（第２の金属膜を示す。
らなる電極の断面図で、１は半導体基板、２は電極パタ
ーンを形成した樹ＩＩＩ層、３は第１の金属膜、４は第
２の金属膜、５は前記樹脂Ｍ２上の第１の金属膜、６は
同じ（第２の金属膜を示す。
従来の蒸着法を用いて形成する多層金属膜からなる電極
は、第２図に示すように第１の金属膜３と第２の金属膜
４を真空蒸着法で形成する時、それぞれの金属膜３，４
の蒸着源が異なるため、蒸着ビームの方向が矢印Ａおよ
びＢのように異なる。
は、第２図に示すように第１の金属膜３と第２の金属膜
４を真空蒸着法で形成する時、それぞれの金属膜３，４
の蒸着源が異なるため、蒸着ビームの方向が矢印Ａおよ
びＢのように異なる。
したがって第１の金属膜３を蒸着した後、第２の金属膜
４を蒸着すると、第２の金属膜４は第１の金属膜３の位
置からずれて一部が半導体基板１の表面に付着して形成
される。
４を蒸着すると、第２の金属膜４は第１の金属膜３の位
置からずれて一部が半導体基板１の表面に付着して形成
される。
従来のリフトオフ法を用いて形成される多層金属膜から
なる電極は、以上のように第２の金属膜４が半導体基板
１の表面に付着しているため、第１の金属膜３のみによ
る電極性能が得られないので、シヲットキー電極では、
熱処理後の削正の劣化等の経時変化が発生する等の問題
点があった。
なる電極は、以上のように第２の金属膜４が半導体基板
１の表面に付着しているため、第１の金属膜３のみによ
る電極性能が得られないので、シヲットキー電極では、
熱処理後の削正の劣化等の経時変化が発生する等の問題
点があった。
この発明は、上記のような間（頂点を解消するためにな
されたもので、第１の金属膜のみによる電極性能が得ら
れる多ＪΔ金属膜を有する半導体装置の製造方法を得る
ことを目的とする。
されたもので、第１の金属膜のみによる電極性能が得ら
れる多ＪΔ金属膜を有する半導体装置の製造方法を得る
ことを目的とする。
この発明に係る半導体装置の製造方法は、半導体基板上
に多層金属膜からなる電極を真空蒸着法で形成ずろ時、
蒸発源からの蒸発ビームを半導体基板上にバターニング
された樹脂層をマスクとして斜め方向からの蒸発ビーム
により第１の金属膜を形成する工程と、前記第１の金属
膜の上に前記゛１つ導体基板に対して垂直方向からの蒸
着ビームに、Ｌり前記第１の金属膜より小さい面積の第
２の金属片９を形成する工程とによ’） 、＋’ｉｉｌ
記半導体基板上に所要数の多層金属膜を形成するように
しｔコものである。
に多層金属膜からなる電極を真空蒸着法で形成ずろ時、
蒸発源からの蒸発ビームを半導体基板上にバターニング
された樹脂層をマスクとして斜め方向からの蒸発ビーム
により第１の金属膜を形成する工程と、前記第１の金属
膜の上に前記゛１つ導体基板に対して垂直方向からの蒸
着ビームに、Ｌり前記第１の金属膜より小さい面積の第
２の金属片９を形成する工程とによ’） 、＋’ｉｉｌ
記半導体基板上に所要数の多層金属膜を形成するように
しｔコものである。
この発明においては、第１の金属膜の上にこの第１の金
属膜より面積の小さい第２の金属膜が形成され、第２の
金属膜が半導体基板上に付着することなく、電極性能は
第１の金属膜によって得られる。
属膜より面積の小さい第２の金属膜が形成され、第２の
金属膜が半導体基板上に付着することなく、電極性能は
第１の金属膜によって得られる。
第１図はこの発明の一実施例による蒸着法・ｒ用いて形
成した多層金属膜、例丸ば２層の金属膜からなる電極の
断面図である。第り図において、第２図と同一符号は同
じ部分を示す、。
成した多層金属膜、例丸ば２層の金属膜からなる電極の
断面図である。第り図において、第２図と同一符号は同
じ部分を示す、。
以下、第１図の多層金属膜の形成方法について説明する
。第１図の第１の金属膜７を蒸着する時、蒸着ビームの
方向が、矢印ＣおよびＤの方向を持つように蒸着源を移
動ずろか、あるいは蒸着源全複数箇所に固定して蒸着を
行う。あるいは１箇所の固定蒸着源からの蒸着ビームが
半導体基板１に対し、矢印ＣおよびＤの方向を持つよう
に、半導体基板１を移動しながら蒸着を行う、１以上の
方法により、オーバハング状に形成された樹脂層２の上
端部の電極パターン部分より大きい面積の第１の金属膜
７が半導体基板１上に形成される。次いで、半導体基板
１の表面に矢印Ｅで示す垂直な蒸着ビームの方向を持つ
蒸着源を用いて、第２の金属膜８の蒸着を行い、第１の
金属膜７の上のみに第２の金属膜８を形成する。
。第１図の第１の金属膜７を蒸着する時、蒸着ビームの
方向が、矢印ＣおよびＤの方向を持つように蒸着源を移
動ずろか、あるいは蒸着源全複数箇所に固定して蒸着を
行う。あるいは１箇所の固定蒸着源からの蒸着ビームが
半導体基板１に対し、矢印ＣおよびＤの方向を持つよう
に、半導体基板１を移動しながら蒸着を行う、１以上の
方法により、オーバハング状に形成された樹脂層２の上
端部の電極パターン部分より大きい面積の第１の金属膜
７が半導体基板１上に形成される。次いで、半導体基板
１の表面に矢印Ｅで示す垂直な蒸着ビームの方向を持つ
蒸着源を用いて、第２の金属膜８の蒸着を行い、第１の
金属膜７の上のみに第２の金属膜８を形成する。
なお、第１の金属膜７および第２の金属膜８は共に蒸着
源を半導体基板１の垂直方向にセットシて蒸着した場合
、蒸着ビームが理想的な垂直ビームであれば、第２の金
属膜８（よ半導体基板１上に接触しない。しかし、この
方法では第１の金属膜７と第２の金属膜８の大きさが同
一になるため、第２の金属膜８の蒸着源と半導体基板１
の相対的な位置を第１の金属膜７の時と同一にしなけれ
ばならない。現在の装置では、蒸着源と半導体基板１の
相対位置を変更して、第１の金属膜７と第２の金属膜８
を精度よく同一方向から蒸着することは不可能に近い。
源を半導体基板１の垂直方向にセットシて蒸着した場合
、蒸着ビームが理想的な垂直ビームであれば、第２の金
属膜８（よ半導体基板１上に接触しない。しかし、この
方法では第１の金属膜７と第２の金属膜８の大きさが同
一になるため、第２の金属膜８の蒸着源と半導体基板１
の相対的な位置を第１の金属膜７の時と同一にしなけれ
ばならない。現在の装置では、蒸着源と半導体基板１の
相対位置を変更して、第１の金属膜７と第２の金属膜８
を精度よく同一方向から蒸着することは不可能に近い。
したがって、この発明では、より自由度を広げろため、
第１の金属膜７を第２の金属膜８より太き（形成する＆
着方法とした。また第１の金属膜７は２回に分けて蒸着
するのではなく、連続した工程において形成される。
第１の金属膜７を第２の金属膜８より太き（形成する＆
着方法とした。また第１の金属膜７は２回に分けて蒸着
するのではなく、連続した工程において形成される。
以上の方法を用いることにより、第２の金属膜８が半導
体基板１表面に付着することがないため、第１の金属膜
７のみによる電極性能を得ることができる。したがって
、上記の方法や用いて、多層金属膜からなろンヨットキ
ー電極を形成すると、熱処理後の削正劣化が少なくなり
信頼性が増す。
体基板１表面に付着することがないため、第１の金属膜
７のみによる電極性能を得ることができる。したがって
、上記の方法や用いて、多層金属膜からなろンヨットキ
ー電極を形成すると、熱処理後の削正劣化が少なくなり
信頼性が増す。
またオーミック電極においては、コノクク）・抵抗率が
低丁する。
低丁する。
なお、上記実施例では多層金属膜として第１゜第２の２
層の金属膜７，８の形成方法について説明したが、リフ
トオフが可能であれば、蒸着源と半導体基板がなす角度
を徐々に垂直に近づけることにより３層以上の多層金属
膜の形成も可能である。
層の金属膜７，８の形成方法について説明したが、リフ
トオフが可能であれば、蒸着源と半導体基板がなす角度
を徐々に垂直に近づけることにより３層以上の多層金属
膜の形成も可能である。
この発明は以上説明したとおり、半導体基板面に対し、
斜め方向から蒸着して第１の金属膜を形成１ノ、この第
１の金属膜上に前記第１の金属膜より小さい第２の金属
膜を垂直方向から蒸着して順次多層の金属膜を形成する
ようにしたので、第１層目の金１ｉ４膜上のみに第２層
目以降の金属膜が形成できることから、第２層目以降の
金属膜が半導体基板に付着ずろことがなくなるので、性
能の向上した電極を有する半導体装置が得られる効果が
ある。
斜め方向から蒸着して第１の金属膜を形成１ノ、この第
１の金属膜上に前記第１の金属膜より小さい第２の金属
膜を垂直方向から蒸着して順次多層の金属膜を形成する
ようにしたので、第１層目の金１ｉ４膜上のみに第２層
目以降の金属膜が形成できることから、第２層目以降の
金属膜が半導体基板に付着ずろことがなくなるので、性
能の向上した電極を有する半導体装置が得られる効果が
ある。
第１図はこの発明の一実施例に上る半導体装置の電極形
成方法を示す図、第２図は従来の半導体装置の電極形成
方法を示す図である。 図において、１は半導体基板、２は電極パターンを形成
した樹脂層、７は第１の金属膜、８は第２の金属膜であ
る。 なお、各図中の同一符号は同一・または相当部分を示す
。 代理人 大 岩 増 雄 （外２名）第１図 ８第２の嚢凋膜
成方法を示す図、第２図は従来の半導体装置の電極形成
方法を示す図である。 図において、１は半導体基板、２は電極パターンを形成
した樹脂層、７は第１の金属膜、８は第２の金属膜であ
る。 なお、各図中の同一符号は同一・または相当部分を示す
。 代理人 大 岩 増 雄 （外２名）第１図 ８第２の嚢凋膜
Claims (1)
- 半導体基板上に所望の電極パターンを形成した樹脂層を
マスクとして、前記半導体基板上に蒸発源からの斜め方
向からの蒸着ビームにより第１の金属膜を形成する工程
と、その後、前記第１の金属膜の上に半導体基板に対し
て垂直方向からの蒸着ビームにより前記第１の金属膜よ
り小さい面積の第２の金属膜を形成する工程とにより前
記半導体基板上に所要数の多層金属膜を形成することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24735185A JPS62106623A (ja) | 1985-11-05 | 1985-11-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24735185A JPS62106623A (ja) | 1985-11-05 | 1985-11-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62106623A true JPS62106623A (ja) | 1987-05-18 |
Family
ID=17162117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24735185A Pending JPS62106623A (ja) | 1985-11-05 | 1985-11-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62106623A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122632A (ja) * | 1988-11-01 | 1990-05-10 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
-
1985
- 1985-11-05 JP JP24735185A patent/JPS62106623A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122632A (ja) * | 1988-11-01 | 1990-05-10 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01321612A (ja) | 重ね合わせたかカプセル化した金属導電路を提供する方法 | |
| JPS62106623A (ja) | 半導体装置の製造方法 | |
| EP0090612A2 (en) | Method of making Josephson junction devices | |
| JPS58105577A (ja) | 半導体素子の製造方法 | |
| JP3820449B2 (ja) | 階段状多層薄膜の作製方法 | |
| JPH0494179A (ja) | 酸化物超伝導薄膜デバイスの作製方法 | |
| JPS59111325A (ja) | 半導体多層電極の製造法 | |
| JPH0246738A (ja) | 微細電極の形成法 | |
| JPH0682610B2 (ja) | 半導体装置の製造法 | |
| JPH03259528A (ja) | 半導体装置の製造方法 | |
| JPH02187023A (ja) | 電極パターン形成方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0282535A (ja) | トランジスタのゲート用電極の製造方法 | |
| JPS6233425A (ja) | 電極の形成方法 | |
| JPS63110656A (ja) | 配線層の形成方法 | |
| JPS61289681A (ja) | 超伝導トンネル接合素子の製作方法 | |
| JPS61220370A (ja) | 半導体装置の製造方法 | |
| JPH01307244A (ja) | 半導体装置の製造方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPS60120526A (ja) | 微細パタン形成法 | |
| JPH01209726A (ja) | 半導体装置の電極形成方法 | |
| JPS61264739A (ja) | 電極配線パタ−ンの形成方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPH03268328A (ja) | 配線形成方法 | |
| JPS61198725A (ja) | 微細加工法 |