JPH012432A - デジタル・フレーム同期装置および同期方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の背景） ［発明の属する技術分野］ 本発明は、デジタル伝送方法、及びさらにとくには待合
わせジッタの減少方法に関する。

［従来技術の説明］ デジタル信号の伝送において、ビット・スタッフ同期は
、低次ビット伝送速度信号を高次と・ント伝送速度で伝
”送するための同期化の一般的な方法となった。あるビ
ット・スタッフ同期方法は各チャネル・フレーム内に２
つのスタッフ同期ビット位置を使用し、この方法は通常
圧および負スタッフ同期といわれる。正および負スタッ
フ同期を用いたこのようなチャネル・フレームを第１図
に示すが、このチャネル・フレームは２つのスタッフ同
期ビット位置Ｓ１およびＳ２を含む。このようなチャネ
ル・フレームの発生は、米国特許出願箱７６９．４２７
号（１９８５年８月２５日出願）に開示される。

入力データ・ビット伝送速度がその定格伝送速度である
とき、スタッフ同期ビット位置の一方はデータ・ビット
を含み、他方はスタッフ同期ビットを含む。もし、入力
データ・ビット伝送速度が定格伝送速度より大であるな
らば、このときは、しばしば必要に応じ、両方のスタッ
フ同期ビット位置Ｓ１、Ｓ２はデータ・ビットを含む。

これは通常負のスタッフ同期とよばれる。一方もし入力
データ・ビット伝送速度が定格伝送速度より小であるな
らば、このときは、しばしば必要に応じ、両方のスタッ
フ同期ビット位置はスタッフ同期ビットを含む。これは
通常圧のスタッフ同期と呼ばれる。

このような正および負のスタッフ同期方法に伴う重大な
問題は、ビット・スタッフ同期によりもたらされるいわ
ゆる待合わせジッタが大きすぎることである。ビット・
スタッフ同期から生ずる待合わせジッタは、ｒＴｒａｎ
ｓｍｉｓｓｉｏｎ　Ｓｙｓｔｅｍ　ｆ’ｏｒ　Ｃ。

ｍｍｕｎｉｃａｔｉｏｎｓ、　　（通信用伝送システム
）」、第５版、１９８２年、ベル電話研究所発行、８９
２−６９９頁に開示されている。また文献ｒＷａｉｔｉ
ｎｇ　Ｔｉｍｅ　Ｊｉｔｔｅｒ　（待合せジッタ）」デ
イ・エル・ダットヴアイラ（Ｄ、Ｌ、Ｄｕｔｔｖｅｉ　
１ｅｒ）著、ベル・システム・技術ジャーナル（Ｂｅｌ
ｌ　Ｓｙｓｔｅｍ　Ｔｅｃｈｎｉｃａｌ　Ｊｏｕｒｎａ
ｌ　）、第５１巻、第１号、１９７２年１月、１８５−
２０７頁および文献ｒＪｉｔｔｅｒ　Ｃｈａｒａｃｔｅ
ｒｉｓｔｉｃｓ　ｏｆ’　Ｐｕ１ｓｅ　５ｔｕｆｆ’ｉ
ｎｇ　５ｙｎｃｈｒｏｎｉｚａｔｉｏｎ　（パルス−ス
タッフ同期のジッタ特性）ＪＩＥＥＥ通信国際会議資料
（Ｐｒｏｃｅｅｄｉｎｇｓ　Ｉｎｔｅｒｎａｔｉｏｎａ
ｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｃｏｍｍｕｎｉｃａ
ｔｔｏｎｓ）　、１９６８年６月、２５９−２８４頁も
り照されたい。

正および負のスタッフ同期方法において、スタッフ同期
ビット位置のコ、つが定格として１つのスタッフ同期ビ
ットを含むときは、定格スタッフ率は１となる。従って
前記文献に記載のように、いわゆる待合せジッタ値は極
めて大きくなり、これは甚だ好ましいものではない。

スタッフ率を０を越えかつ１未満とするような正のスタ
ッフ同期方法は著しく待合せジッタを減少することは既
知である。

非同期状態スタッフ同期方法は待合せジッタを発生しな
いことも既知である。

（発明の概要） いわゆる正および負のビット・スタッフ同期方法に伴う
待合せジッタの問題は本発明の態様により、規定のフレ
ーム間隔を有するフレームを発生するためのデジタル・
フレーム同期装置において、０を越え１未満の所定のス
タッフ率が合理的に得られるように、各フレーム内に受
入れられる入力データ・ビット数を制御可能に調節する
ことにより解決される。

さらにとくには、分数スタッフ率は、データ・ビットが
同期装置内に書込まれる第１の設定数の間隔の期間を制
御可能に増加すること、および次に、データ・ビットか
同期装置内に書込まれる第２の設定数の間隔の期間を制
御可能に減少すること、とにより得られる。第１の設定
数の間隔の各々の中に発生するスタッフ同期ビット位置
の１つに１個のデータ・ビットが制御的に含められ、か
つ第２の設定数の間隔の中に発生するスタッフ同期ビッ
ト位置の１つに１個の非データ・ビットか強制的に含め
られる。

本発明の一実施例において、待合せジッタの許容値を得
るための所定の分数スタッフ率は、いわゆる２段階スタ
ッフ同期方法を採用することにより実現される。第１の
スタッフ同期段階はいわゆる中間フレームを発生するた
めの非同期状態スタッフ同期方法を含む。第２のスタッ
フ同期段階は所定の出力フレームを発生するための同期
状態スタッフ同期方法を含む。中間フレームの設定数、
ｑ、は中間マルチ・フレームを形成する。マルチ・フレ
ーム内の第１の設定数、ｐ％の中間フレームに対しては
、２個のスタッフ同期ビット位置のうちの一方は常に１
個のデータ・ビットを強制的に含ませられる。他方のス
タッフ同期ビット位置はスタッフ同期がされるかまたは
されないかのいずれでもよい。第２の設定数、ｑ−ｐ、
の中間フレームに対しては、２個のスタッフ同期ビット
位置の一方は削除され、これによりフレームのデータ搬
送容量を１ビツトだけ減少する。他方のスタッフ同期ビ
ット位置はスタッフ同期がされるかまたはされないかの
いずれでもよい。従って、ｐ個の中間フレームに対する
スタッフ率は１となり、ｑ−ｐ個の中間フレームに対す
るスタッフ率は０となる。

２段階同期の実施例における各フレームに対する所定の
分数スタッフ率、ｐ／ｑ、は本発明の態様により、中間
マルチ・フレームの第１の設定数の中間フレームに対し
ては受入れられる入力データ・ビットの定格数を制御可
能にし増加すること、および次に、中間マルチ・フレー
ムの第２の設定数の中間フレームに対しては受入れられ
る入力データ・ビットの定格数を制御可能に減少するこ
と、とにより得られる。

中間マルチ・フレームのフレーム内に受入れられるデー
タ・ビットの定格数の増加および減少は、第１の設定数
の中間フレームにおいてスタッフ同期ビット位置の一方
に１個のデータ・ビットを強制的に含ませること、第２
の設定数の中間フレームにおいてスタッフ同期ビット位
置の１つを削除すること、および中間フレームの間隔が
同様にフレームの総数、ｑ、を有する出力マルチ・フレ
ームの間隔に等しくなるように中間フレームを発生する
ために規定の方法で所定出力クロック周波数より小さい
中間クロック周波数を使用すること、とにより実現され
る。所定の出力フレームは、第２のスタッフ同期段階か
ら、中間マルチ・フレーム内で削除された第２の設定数
の中間フレーム内のスタッフ・ビット位置の一方の中に
非データ・ビットを挿入すること、とによりｔＵられる
。

本発明の他の実施例においては、許容しうる１、￥合せ
ジッタ値を与える分数スタッフ率を得るために、バッフ
ァ記憶装置が使用されて有利である。

所定の分数スタッフ率は、フレームの設定総数、ｑ、を
有するマルチ・フレーム・フォーマットを使用すること
によりある程度得られる。このマルチフレーム・フォー
マットは前記の出力マルチ・フレーム・フォーマットと
同一であり、２段階スタッフ同期方法により発生される
。マルチ・フレーム内の第１の設定数、ｐｌのフレーム
に対しては、２個のスタッフ同期ビット位置の一方は１
個のデータ・ビットを強制的に含ませられる。他方のス
タッフ同期ビット位置はスタッフ同期がされるかまたは
されないかのいずれでもよい。第２の設定数、ｑ−ｐ、
のフレームに対しては、２個のスタッフ同期ビット位置
の一方は１個の非データ・ビットを強制的に含ませられ
、これによりフレームのデータ搬送容量を１ビツトだけ
減少する。

他方のスタッフ同期ビット位置はスタッフ同期がされる
か、またはされないかのいずれでもよい。

次に所定の分数スタッフ率は、本発明の態様により、マ
ルチ・フレームの第１の設定数、ｐｌのフレーム期間内
にバッファ記憶装置内に書込まれる入力データ・ビット
数を規定の方法で増加すること、およびマルチ・フレー
ムの第２の設定数、ｑ−ｐ、のフレーム期間内にバッフ
ァ記ｔ＆装置内に書込まれる入力データ・ビット数を規
定の方法で減少すること、とにより得られる。従って、
ｐｌｑの所定の分数スタッフ率が得られる。

各フレームに対してバッファ記憶装置内に書込まれるデ
ータの増加および減少は、本発明の実施態様により、バ
ッファ記憶装置読取りアドレス・ラッチ時刻に対して、
バッファ記憶装置書き込みアドレス・ラッチ時刻を制御
可能に調節することにより得られる。１つのフレームに
対してバッファ記憶装置内のラッチされた書込みアドレ
スおよびラッチされた読取りアドレスは、そのフレーム
をスタッフ同期させるか否かの決定をするために使用さ
れる。第１の設定数のフレームに対しては、書込みアド
レスのラッチ発生は読取りのアドレスのラッチ発生に対
して遅延され、これにより第１の設定数のフレームの各
々に対してデータが書込まれる間隔が増加される。第２
の設定数のフレーム期間におけるバッファ記憶装置への
書込みデータの減少は、読取りアドレスのラッチの発生
に対して書込みアドレスの遅延されたラッチ発生を最初
の遅延されていない位置へ戻すことにより実現される。

マルチ・フレームの終端においては、読取りアドレス・
ラッチ時刻に対する書込みアドレス・ラッチ時刻の真の
遅延は消滅し、次に書込みアドレス・ラッチ時刻の遅延
および前進サイクルは次に続くマルチ、フレームのため
に再び初期化可能である。

（実施例の説明） 第１図は、２個のスタッフ同期ビット位置、即ち、正お
よび負のスタッフ同期のための８１及びＳ２を含むいわ
ゆるチャネル・フレーム・フォーマットを示す。本発明
はこのようなチャネル・フレーム・フォーマットにおけ
るいわゆる強制的圧スタッフ率をｉ）ることを目的とし
、′３１図に示す特定のフォーマットに限定されない。

説明を簡単かつ解り易くするためにここでは、１．５４
４　Ｍｂｐｓの定格ビット伝送速度で伝送されるよく知
られたＤＳ１パルス符号変調（ＰＣＭ）デジタル・フォ
ーマットに関する実施例について説明する。この実施例
における出力ビツト伝送速度は、２　Ｋ）Ｉｚのチャネ
ル・フレーム・レートを有して１．８６４Ｍｂｐｓであ
る。従って第１図のチャネル・フレーム・フォーマット
においては、オーバーヘッド・ビットを含むフレーム当
りのビット総数はＮ−８３２ビツトであり、フレーム当
りの入力データ・ビットの定格数はＭ　−７７２ビット
である。しかしながら、この独特な本発明は、他のビッ
ト伝送速度及びフレーム・フォーマットにも同様に適用
可能であることを理解すべきである。

第２図は、いわゆるパルス・スタッフ同期装置における
所定の分数圧スタッフ率を得るためのこの独特な本発明
の一実施例を、簡単なブロック図の形式で示す。このよ
うな同期装置は代表例では、低次ビット伝送速度のデジ
タル信号を高次ピント伝送速度で伝送するために同期さ
せるのに使用されることもわかる。従って、いわゆる中
間フレームを発生するためにスタッフ同期の第１段階を
提供し、かつ所定の分数スタッフ率を与える非同期状態
スタッフ同期装置２０１が図示されている。次に同期状
態スタッフ同期装置２０２は、所定のフォーマットを有
する出力フレームを発生するためのスタッフ同期の第２
段階を提供する。本発明の実施例で使用される中間クロ
ック（ＣＬＫＩＮＴ）信号を発生するクロック変換器２
０３と、中間フレーム・フォーマット作成器２０４と、
出力フレーム・フォーマット作成器２０５とがまた図示
されている。

このように、この実施例においては、非同期状態スタッ
フ同期装置２０１のＤＡＴＡ　　ＩＮ入力にＤＳＬ　　
ＰＣＭ信号が提供され、非同期状態スタッフ同期装置２
０１のＣＬＫ　　ＩＮ入力にＤＳＩＩ。

５４４ＭＨｚりｏ　ツク信号（ＣＬＫＩＮＴ）はこの実
施例では、１．６８３ＭＨｚの周波数を有し、後述のよ
うに本発明の態様により中間フレームを発生するのに使
用される。ＣＬＫＩＮＴクロック信号はまた中間フレー
ム・フォーマット作成器２０４にも供給され、中間フレ
ーム・フォーマント作成器２０４は非同期状態スタッフ
同期装置２０１を制御して同様に後述される中間フレー
ム・フォーマットを発生する。本発明の独特な中間フレ
ーム・フτ−マットを発生するために本発明の実施例に
おいて有利に使用されるこのような非同期状態スタッフ
同期装置は、当業者には既知である。例えばｒＷａｉｔ
ｉｎｇＴｉｍｅ　Ｊｉｔｔｅｒ　ＪおよびｒＪｉｔｔｅ
ｒ　ＣｈａｒａｃｔｅｒｉｓＮｃｏｆ’　Ｐｕ１ｓｅ　
Ｓｔｕｆｆｉｎｇ　５ｙｎｃｈｒｏｎｉｚａｔｉｏｎ　
Ｊという表題の前記文献を参照されたい。

出力フレーム・フォーマット作成器２０５と、中間フレ
ーム・フォーマット作成器２０４からの出力と、出力ク
ロック（ＣＬＫＯＵＴ）信号との制御の下で、所定のフ
ォーマットおよび所定の分数スタッフ率とを有する出力
フレームを発生するために、同期状態のスタッフ同期装
置２０２には非同期状態スタッフ同期装置２０１の中間
フレーム出力およびＣＬＫＩＮＴが供給される。このよ
うな同期状態スタッフ同期装置もまた当業者に既知であ
る。

この実施例において、１．６８４ＭＨｚのＣＬＫＯＵＴ
から１．６８３ＭＨｚのＣＬＫＩＮＴを発生するために
、クロック変換器２０３が使用される。

第２図に示すフレーム同期装置は約ｐ／ｑの所定の非同
期状態スタッフ率を発生する。所定のスタッフ率は、入
力ＤＳ１データ信号を所定の出力周波数、ＣＬＫＯＵＴ
、に比較してより減少した周波数、ＣＬＫＩＮＴ、の中
間フレーム・フォーマットに非同期状態でスタッフ同期
させるために、ＣＬＫＩＮＴと中間フレーム・フォーマ
ット作成器２０４との制御の下で、非同期状態スタッフ
同期装置２０１を使用することにより、所定のスタッフ
率が得られる。次に第３図に簡略形式で示した中間フレ
ーム・フォーマットの形の非同期状態スタッフ同期装置
２０１からの出力は、第４図に簡略形式で示した出力マ
ルチフレーム・フォーマットを発生するために、中間フ
レーム・フォーマット作成器２０４およびＣＬＫＯＵＴ
と組合わされた出力フレームφフォーマット作成器２０
５の制御の下に、同期状態スタッフ同期装置２０２内で
同期状態にスタッフ同期される。出力フレーム・フォー
マット作成器２０５は中間フレーム・フォーマット作成
器２０４からの出力に応答して、第４図の出力フレーム
・フォーマットのいわゆるＸ−フレーム内の適切なスタ
ッフ同期ビット位置に非データ・ビットを制御可能に挿
入する。

非同期状態スタッフ同期装置２０１および同期状態スタ
ッフ同期装置２０２の働きは、スタッフ同期ビット位置
の１°つにデータ・ビットか含まれているｐ個のフレー
ムの効果をマルチ・フレームのｑ個のフレーム上に均等
に分布させることである。

中間マルチ・フレームの全体間隔は、出力マルチ・フレ
ームの全体間隔に等しい。しかしながら、中間フレーム
内の個々のフレーム間隔は、最初の所定数のフレームに
対しては、時間がより長く、第２の所定数のフレームに
ついては出力マルチ・フレームよりも時間が短い。

第３図に示すように、ｐ個のフレーム即ち長フレームは
、スタッフ同期ビット位置の１つ即ちＤ（第３図）が強
制的にデータ・ビットを支持させられるのでＭ＋１ビッ
トのデータ搬送容量を有し、一方ｑ−ｐＨのフレーム即
ち環フレームは、メタ２同期ビット位置の１つが削除さ
れているのでＭビットのデータ搬送容量を有する。同様
に、ｐ個のフレームは各々合計Ｎビットを有し、一方ｑ
−ｐ（ｆＪｌのフレームは各々合計Ｎ−１ビツトを有す
る。

次に第４図に示すようにｑ個のフレームを含む出力マル
チ・フレームは、同期状態スタッフ同期装置２０２によ
り所定の出力クロック周波数ＣＬＫＯＵＴて発生される
。出力マルチ・フレームのｄ−フレームは、第４図にお
いてスタッフ同期ビット位置かデータ・ビットＤを含む
ところのフレームに対応し、一方Ｘフレームは、第４図
においてスタッフ同期ビット位置が非データ・ビットＸ
を含むところのフレームに対応する。

−ｉに、第２図に示す本発明の実施例に対して、中間ク
ロック周波数は、 ＣＬＫＩＮＴ−ＣＬＫＯＵＴ−（１−ｐ／ｑ）ＰＲ（１
）であり、ここでＣＬＫＩＮＴは中間クロック周波数、
ＣＬＫＯＵＴは出力クロック周波数、ｐは長フレーム即
ちｄ−フレームの個数、ｑはマルチ・フレーム内のフレ
ームの全個数及びＦＲは出力フレーム・レートである。

従ってこの実施例においては、ＣＬＫＯＵＴ−１，６８
４ＭＨｚＳｐ　−１、Ｑ−２及びＦ　Ｒ−２ＫＨｚであ
るので、ＣＬＫＩＮＴ　−１，８８３ＭＨｚとなる。

第３図に示すような長フレームの間隔は、即ち Ｔ　Ｉ　−Ｔ　ＰＲＲｌ　　　　　　　　　　（３）に
増加され、ここでＴ、は長い中間フレーム（ｐ個のフレ
ーム）の間隔”ＰＲは所定出力フレームの間隔、及びＮ
は出力フレーム内のビット総数である。

第３図に示すような環フレームの間隔は、即ち ＴＳ−ＴＦＲＲ５（５） に減少され、ここでＴｓは短い中間フレーム（（ｑ−ｐ
）個のフーム）の間隔である。

長フレームの各々に対しては、データ搬送容量はＭ＋１
ビットであり、長フレームの各々に対する定格入力デー
タはＭＲ，ビットである。このとき長フレームに対する
直接スタッフ率、Ｓｌは、Ｓ　　−１−Ｍ　（Ｒ，−１
）　　　　　　　　（６）となる。

唖フレームの各々に対しては、データ搬送容量はＭビッ
トであり、環フレームの各々に対する定格入力データ速
度はＭＲ５である。このとき環フレームに対する直接ス
タッフ率、Ｓ　は、５８−Ｍ　（Ｉ　　Ｒ３＞　　　　
　　　　　（７）となる。中間マルチ・フレーム全体の
平均スタッフ率は、 Ｓ　またはＳｓはいずれもＳａｖに近いけれども正確に
Ｓ　ではないことがわかる。

ｖ １．６８４ＭＨｚの出力クロック周波数ＣＬＫＯＵＴに
おける同期出力に対し非同期ＤＳ１を受入れるために、
１／２のスタッフ率が好ましい例を考えてみる。このと
きｐ／ｑ−１／２　、Ｎ−８３２（第１図）、Ｍ−７７
２（第１図）、及びＣＬＫ　ＩＮＴ−１，６６３Ｍ１１
ｚ（式１）。

非同期状態スタッフ同期装置２０１（第２図）は、ＣＬ
ＫＩＮＴ及び中間フォーマット作成器２０４との制御の
下で、２つのフレーム（第３図）を有する中間マルチ・
フレームを発生する。中間フレームの一方は８３２ビツ
トを有する長（ｐ個）フレームであり、他方は８３１ビ
ツトを有する短フレームである。

１つのフレームに対するスタッフ率は、そのフレームに
対するデータビット搬送容量からそのフレームに供給さ
れた実際のデータ数を差り巨）だ値として定義可能であ
る。各長フレームに対しては、データ搬送容量（第３図
）はＭ＋１即ち７７３ビツトであり、一方各長フレーム
の間に供給されるデータ・ビットの実際の数は７７２．
４８４である。従って、長フレームに対する実際のスタ
ッフ率は式６からＳ、−０，４８４である。従って、中
間マルチ・フレーム全体の平均スタッフ率はＳ　　−０
，５であｖ す、これは所定のスタッフ率ｐ／ｑ＝１／２である。

第５図は第１図のフレーム・フォーマットに対する所定
の分数スタッフ率を得るための本発明の他の実施例の詳
細を簡単なブロック図の形式で示す。この実施例におい
てもまた、入力データは１゜５４４ＭＨｚの入力クロッ
ク周波数ＣＬＫＯＵＴはｌ、６６４ＭＨｚであると仮定
する。従って、ＤＡＴＡ　　ＩＮを介してデータが書込
まれるバッファ記憶装置か示され、データはＤＡＴＡ　
　ＯＵＴを介して読取られる。バッファ記２装置５０１
内ｔ＼のデータの書込みは、入力クロック信号ＣＬＫＩ
Ｎに応答して書込みカウンタ５０２により発生される書
込みアドレスにより制御される。この実施例においても
、ＣＬＫＩＮの定格の所定値は１．５４４ＭＨｚである
。書込みアドレス・ラッチ５０４にもまた書込み５０２
から書込みアドレスが供給され、書込アドレス・ラッチ
５０４は信号ＷＡＬＴに応答して特定時刻にカウンタ５
０２からの書込みアドレスをラッチ即ち記憶するのに使
用される。即ち、書込アドレス・ラッチ５０４内に記憶
された書込みアドレスは特定の書込みアドレス・ラッチ
時刻（ＷＡＬＴ）におけるものである。同様に、バッフ
ァ記憶装置５０１からのデータの読取りは、出力クロッ
ク信号ＣＬＫＯＵＴに応答して読取りカウンタ５０３に
より発生される読取リアドレスにより制御される。二の
実施例においてもまたＣＬＫＯＵＴは１．６６４ＭＩＩ
ｚである。読取りアドレス・ラッチ５０５にもまた読取
り力、ウンタ５０３から読取リアドレスが供給され１．
読取りアドレス・ラッチ５０５は信号ＲＡＬＴに応答し
て特定時刻にカウンタ５０３からの読取りアドレスをラ
ッチ即ち記憶するのに使用される。即ち、読取リアドレ
ス・ラッチ５０５内に記憶された読取リアドレスは特定
の読取リアドレス・ラッチ時刻（ＲＡＬＴ）におけるも
のである。書込みアドレス・ラッチ５０４内及び読取り
アドレス・ラッチ５０５内と記憶されたアドレスは、ス
タッフ同期決定装置５０Ｂ内で比較されて１ビツトがス
タッフ挿入（スタッフ同期）されるべきか否かが決定さ
れる。

スタッフ同期決定装置５０６からの出力は、スタッフ同
期を制御するために読取りカウンタ５０３に供給される
。フレーム・アセンブラ５０９と協働して所定の出力フ
レームを形成するのに適するようにバッファ記憶装置５
０１からのデータ出力を制御するために、読取りカウン
タ５０３はまたフレーム・フォーマット作成器５０８か
らの出力にも応答する。

遅延制御装置５０７は、遅延基準信号を基礎とし、かつ
読取りアドレス・ラッチ時刻（ＲＡＬＴ）信号及びフレ
ーム・フォーマット作成器５０８からの遅延選択信号と
の制御の下で書込みアドレス・ラッチ時刻（ＷＡＬＴ）
信号を発生する。遅延基準信号は入力クロックＣＬＫＩ
Ｎでもまたは出力クロックＣＬＫＯＵＴでもよい。遅延
制御装置５０７内で遅延ラインが使用されるときは、遅
延基準信号は必要ではない。

スタッフ同期をすべきか否かの決定は、各フレーム内で
スタッフ同期決定装置５０６により行われる。今までは
、スタッフ同期の決定はフレームごとにある固定時刻に
書込みアドレスと読取りアドレスとを同時にラッチし、
次にそれらを比較することにより行われた。各フレーム
内で固定時刻に書込みアドレスと読取りアドレスとを同
時にラッチすることは、各フレームに対し、データがバ
ッファ記憶装置内に書込まれる間隔はデータがバッファ
記憶装置から読取られる間隔に等しいことを意味する。

書込みアドレスと読取りアドレスとの間のアドレス・ギ
ャップが所定のしきい値以下てあるならば、スタッフ同
期をする決定がなされ、その他のときはスタッフ同期が
発生しない。

所定の出力フレームはフレーム・アセンブラ５０９によ
り発生される。この目的のためにフレーム・アセンブラ
５０９にオーバーヘッド・ビット（ＯＨ）及びバッファ
記憶装置５０１からのデータ出力とか供給される。アセ
ンブラ５０９はフレー・フォーマット作成器５０８及び
ＣＬＫＯＵＴの制御の下に、第４図に簡略形式で示すよ
うに、及び特定の実施例では第６図に簡略形式で示すよ
うに、出力フレームを発生する。

第５図の実施例においては、所定の非同期状態スタッフ
率は、第４図に簡略形式で示すような出力マルチ・フレ
ーム・ファーマットがアセンブラ５０９から得られるよ
うにデータを読取るべくバッファ記憶装置５０１を制御
することにより得られる。

前と同様に書込みアドレスと読取リアドレスとが固定時
刻に同時にラッチされるならば、ｄ−フレーム及びＸ−
フレームに対する直接スタッフ率はそれぞれ１及び０で
ある。しかしながら、本発明の一態様により、書込みア
ドレス・ラッチ時刻（ＷＡ　Ｌ　Ｔ）が読取りアドレス
・ラッチ時刻（ＲＡ　Ｌ　Ｔ　’）に対して調節可能な
らば、フレームに対してバッファ記憶装置５０１内への
書込み間隔に変化が得られる。従って、バッファ記憶装
置５０１に書込まれる。入力データ・ビットの数はフレ
ームごとに変わる。バッファ記憶装置５０１に書込まれ
るデータ・ビット数のこの変化は、本発明の一態様によ
り所定の分数スタッフ率を得るのに利用される。

一般に、前の最後のマルチ◆フレーム・サイクルの終端
において、ＷＡＬＴとＲＡＬＴとの時刻を一致させる。

次にマルチ・フレーム内の最初のｄ−フレームに対して
ＷＡＬＴが非同期状態人力クロックＣＬＫＩＮの（１−
ｐ／ｑ）ＵＩだけ遅延される、一方ＲＡＬＴは変えられ
ない。従ってバッファ記憶装置５０１内への書込み間隔
は増加される。ＵＩは１クロツク・パルスに対応する単
位間隔である。次に、増加書込み間隔の間にバッファ記
憶装置５０１内に書込まれる定格入力データ速度はＭ＋
（１−ｐ／ｃ＋）ビットに増加し、一方バッファ記憶装
置５旧から読取られるデータ・ビ、ノドの数はＭ＋１ビ
ットに固定されたままである。

従って、ｄ−フレームに対する直接スタッフ率Ｓｄはｐ
／ｑとなる。次のｄ−フレームに対してはＷＡＬＴはＲ
ＡＬＴに対して、２（１−ｐ／ｑ）ＵＩたけ遅延され、
これにより（１−ｐ／ｑ）ＵＩの書込み間隔の純増加を
提供する。このようにＷａＶｔして、ｐ番目のｄ−フレ
ームに対するＷＡＬＴはＲＡＬＴに対しｐ　（１−ｐ／
ｑ）ＵＩだけ遅延される。（ｐ＋１）番目のフレーム即
ち最初のＸ−フレームに対しては、ｐ　（１−ｐ／ｑ）
　−ｐ／ｑＵＩの合計遅延を発生するためにＷＡＬＴは
前の即ちｐ番目のＷＡＬＴに対しｐ／ｑＵＩだけ進めら
れる。従ってこのＸ−フレームに対しては、書込み間隔
は読取り間隔に対してｐ／ＱＵＩたけ減少され、バッフ
ァ記憶装置５０１へ書込まれる人力データ・ビットの定
格数はＭ−ｐ／ｑビットである。このＸ−フレームに対
してバッファに記憶装置５０１から読取られるデータ・
ビットの数はＭビットである。従って、Ｘ−フレームに
対する直接スタッフ率Ｓｘはｐ／ｑとなる。各Ｘ−フレ
ームに対しＷＡＬＴをｐ　／　ｑ　Ｕ　Ｉだけ進めるこ
とがｑ＠目のフレームまで継続される。ｑ番目のフレー
ムにおいて、ＷＡＬＴとＲＡＬＴとの発生の間に時間差
があってもそれは消え、他のマルチ・フレーム・サイク
ルの初めには、ＷＡＬＴとＲＡＬＴとは時刻が一致され
る。

特定の実施例として、ＷＡＬＴ遅延／前進の基準として
ＣＬＫＯＵＴが使用されるならば、ｄ−フレームのスタ
ッフ率Ｓｄ及びＸ−フレームのスタッフ率Ｓｘはそれぞ
れ、 Ｓｄ−１−Ｍ／Ｎ　（１−ｐ／ｑ）　　　　（９）及び Ｓｘ−ＣＭ／Ｎ）−（ｐ／ｑ）　　　　　（ｔｏ）とな
る。出力クロック信号ＣＬＫＯＵＴの１つのＵＩは入力
クロック信号のＣＬＫＩＮのＭ／ＮＵＩに等しいので、
このようになる。次にマルチ・フレーム全体の平均スタ
ッフ率は 第１図のフレーム・フォーマットに対する所定の分数非
同期状態スタッフ率を得る場合における第５図に示す実
施例の操作は特定の実施例でよく説明できる。従って、
非同期状態分数スタッフ率はｐ　／　ｑ−１ハであるが
これを有するＤＳＩ　　ＰＣＭ信号受入実施例を再び考
えてみよう。ｑ個のｄ−フレームに対する１つのスタッ
フ同期ビット位置内に挿入されるデータ・ビットと、及
びｑ−ｐ個のＸ−フレームに対する１つのスタッフ同期
ビット位置内に挿入される非データ・ビットとを含む出
力マルチ・フレームに対するＷＡＬＴとＲＡＬＴとの間
の所定の関係を第６図に示す。従って、フレーム・フォ
ーマット作成器５０８と遅延制御装置５０７との制御の
下で、最後にあたる前のマルチ・フレーム・サイクルの
終端において、ＷＡＬＴはＲＡ　Ｌ　Ｔと一致される。

この実施例においてもまた、遅延制御装置５０７に供給
される遅延基準は出力クロック信号ＣＬＫＯＵＴである
。次にｄ−フレームに対しては、データ・ビットがスタ
ッフ同期ビット位置の１つ、すなわちＤ（第６図）内に
強制的に挿入され、他のスタッフ同期ビット位置、Ｓｌ
はスタッフ同期され、スタッフ同期決定装置５０６で行
われる決定には依存しない。ＲＡＬＴは、読取りカウン
タ５０３により発生される読取りアドレスを読取りアド
レス・ラッチ５０５内で固定時刻にラッチさせる。ＲＡ
ＬＴとフレーム・フォーマット成形器５０８からの遅延
選択信号とに応答し、かつＣＬＫＯＵＴに応答する遅延
制御装置５０７は、ＷＡＬＴを３／４ＵＩ、即ちＣＬＫ
ＯＵＴの３ｐ／ＱＵＩだけ遅延させる。従って、ｄ−フ
レームに対する書込み間隔はＣＬＫＯＵＴの３／４ＵＩ
だけ増加された。従って、ｄ−フレームに対する直接ス
タッフ率Ｓｄは、式（９）より０．３０４である。マル
チ・フレームにおける次のフレーム、即ち最初のＸ−フ
レームに対しては、ＲＡＬＴＩ：対するＷＡＬＴの遅延
は、ＷＡＬＴとＲＡＬＴとの間の相対遅延がここで２／
４ＵＩ、即ちＣＬＫＯＵＴの２ｐ／ｑＵＩであるように
フレーム・フォーマット成形器５０８とＣＬＫＯＵＴと
の制御の下で進められる。従って、書込み間隔は読取り
間隔に対し１／４　Ｕ　Ｉ　、即ちＣＬＫＯＵＴのｐ／
ｑＵ　Ｉだけ減少された。同様に次のＸ−フレームに対
しては、ＲＡＬＴに対するＷＡＬＴの遅延は、相対遅延
がここで１／４　Ｕ　１　、即ちＣＬＫＯＵＴのｐ／ｑ
ＵＩであるように再び進められる。再び書込み間隔はｌ
／４　Ｕ　Ｉ　、即ちＣＬＫＯＵＴのｐ　／　ｑ　Ｕ　
１だけ減少された。最後のＸ−フレームに対しては、Ｒ
ＡＬＴに対するＷＡＬＴの遅延は、ＷＡＬＴとＲＡＬＴ
との間に遅延がないように再び進められる。ここで再び
書込み間隔はＣＬＫＯＵＴのｌ／４ＵＩだけ減少された
。他のマルチ・フレーム・サイクルの初めに対しては、
ＷＡＬＴとＲＡＬＴとは再び時刻が一致させられる。従
って、Ｘ−フレームに対する直接スタッフ率Ｓｘは式（
１０）から０゜２３２である。マルチ争フレームに対す
る平均スタッフ率Ｓ　は式（１１）から０．２５即ち１
）／’Ｑ−１ハてｖ ある。

【図面の簡単な説明】

第１図は、正及び負のスタッフ同期を行うためのスタッ
フ同期ビット位置を含む従来のチャネル・フレーム・フ
ォーマット； 第２図は、許容しうる待合わせジッタ値を与える所定の
分数スタッフ率を得るために２段階のスタッフ同期を含
む本発明の一実施例の詳細の簡略形式のブロック図； 第３図は、第２図の実施例の説明に使用される簡略形式
で示す中間マルチ・フレーム；第４図は、第２図及び第
５図の実施例の説明に使用される簡略形式の出力マルチ
・フレーム；第５図は、許容しうる待合わせジッタ値を
与える所定の分数スタッフ率を得るためにバッファ記憶
装置を含む本発明の他の実施例の詳細の簡略形式のブロ
ック図；及び 第６図は、簡略形式で示す他のマルチ・フレームであり
、１１４所定の分数スタッフ率を得るだめの第５図の実
施例における書込みアドレス・ラッチ時刻及び読取りア
ドレス・ラッチ時刻の間の関係を示す。 出　願　人：アメリカン　テレフォン　アンド０Ｂ ≧　ミ ＦＩＧ、３ ＦＩＧ、４ 茗　　　← ミ　　　ご

Claims (10)

【特許請求の範囲】
1. （１）設定された分数スタッフ率を有する出力フレーム
   ・フォーマット内での伝送のために、第１のビット伝送
   速度におけるデジタル信号がビット・スタッフ同期を用
   いて第２の高次のビット伝送速度に同期化されるところ
   のデジタル・フレーム同期装置において： データ・ビットが前記同期装置に、入力される間隔をあ
   る分数スタッフ率が得られるように、ある規定方法で制
   御可能に変化させる変化手段を有することを特徴とする
   デジタル・フレーム同期装置。
2. （２）前記変化手段は、データ・ビットが前記同期装置
   内に入力される第１の設定数の間隔の期間を第１の規定
   方法で増加させるため増加手段を含むことを特徴とする
   特許請求の範囲第１項に記載のデジタル・フレーム同期
   装置。
3. （３）前記変化手段は、データ・ビットが前記同期装置
   内に入力される第２の設定数の間隔の期間を第２の規定
   方法で減少させるための減少手段をさらに含むことを特
   徴とする特許請求の範囲第２項に記載のデジタル・フレ
   ーム同期装置。
4. （４）前記同期装置からの出力フレームのデータ搬送容
   量を調節するところの調節手段を有することを特徴とす
   る特許請求の範囲第３項に記載のデジタル・フレーム同
   期装置。
5. （５）前記調節手段は、前記第１の設定数の間隔の各々
   の中に発生するスタッフ同期ビット位置の所定の１つに
   １個のデータ・ビットを挿入するための挿入手段を含む
   ことを特徴とする特許請求の範囲第４項に記載のデジタ
   ル・フレーム同期装置。
6. （６）前記調節手段は、前記第２の設定数の間隔の各々
   の中に発生するスタッフ同期ビット位置の所定の１つに
   １個の非データ・ビットを挿入するための挿入手段をさ
   らに含むことを特徴とする特許請求の範囲第５項に記載
   のデジタル・フレーム同期装置。
7. （７）前記間隔はフレーム間隔であり、前記第１の設定
   数の間隔と前記第２の設定数の間隔とは前記第１及び第
   ２の設定数の和に等しい設定フレーム総数を有するマル
   チ・フレームを形成することを特徴とする特許請求の範
   囲第６項に記載のデジタル・フレーム同期装置。
8. （８）前記マルチ・フレームに対して前記分数スタッフ
   率が得られ、前記分数スタッフ率は前記第１の設定数を
   前記設定された総数にて除した値に等しいことを特徴と
   する特許請求の範囲第７項に記載のデジタル・フレーム
   同期装置。
9. （９）出力フレーム・フォーマット内での伝送のために
   、第１のビット伝送速度におけるディジタル信号をビッ
   ト・スタッフ同期を用いて第２の高次のビット伝送速度
   に同期化する方法において；入力データ・ビットがビッ
   ト・スタッフ同期装置内に書込まれる第１の設定数の間
   隔の期間を増加すること；及び 入力データ・ビットが前記ビット・スタッフ同期装置内
   に書込まれる第２の設定数の間隔の期間を減少し、ここ
   で、分数スタッフ率が求められること； とを特徴とするデジタル・フレーム同期方法。
10. （１０）前記第１の設定数の間隔の各々の間に発生する
    スタッフ同期ビット位置内にデータ・ビットを挿入する
    こと；及び 前記第２の設定数の間隔の各々の間に発生するスタッフ
    同期ビット位置内に非データ・ビットを挿入すること； とをさらに特徴とする特許請求の範囲第９項に記載のデ
    ジタル・フレーム同期方法。