JPH01243478A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH01243478A
JPH01243478A JP63071387A JP7138788A JPH01243478A JP H01243478 A JPH01243478 A JP H01243478A JP 63071387 A JP63071387 A JP 63071387A JP 7138788 A JP7138788 A JP 7138788A JP H01243478 A JPH01243478 A JP H01243478A
Authority
JP
Japan
Prior art keywords
gate electrode
inclusion
metal film
tip
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63071387A
Other languages
English (en)
Inventor
Masaoki Ishikawa
石川 昌興
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63071387A priority Critical patent/JPH01243478A/ja
Publication of JPH01243478A publication Critical patent/JPH01243478A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造方法に関し、特に電
界効果トランジスタのゲート電極とその形成方法に関す
る。
〔従来の技術〕
マイクロ波用ショットキー障壁ゲート型電界効果トラン
ジスタ(以下MESFETと呼ぶ)の高周波特性は、ゲ
ート長がより短小なこと、且つゲート配線抵抗が小さい
程秀れた性能が得られる。このため現在ではゲート電極
の長さ0.5μm以下で、ゲート電極の膜厚0.5μm
のものが実用化されており、更にゲート電極の微細化が
進められている。
次に従来のMESFETの構造と、製造方法について第
4図(a>、(b)および第5図(a)〜(f)を用い
て説明する。
第4図(a)は従来のMESFETの一例の斜視図であ
り、第4図(b)はそのY−Y’線断面図である。
従来のMESFETは、能動層が設けられた半導体基板
1上にソース電極4、ゲート電極2及びドレイン電極3
が設けられている。そして第4図(b)に示すように、
ゲート電極2の先端2Aは垂直の断面を有している。以
下その製造方法について説明する。
第5図(a)〜(C)は第4図(a)におけるx−x’
線断面図、第5図(d)〜(f)はY−Y′線断面図で
ある。
まずはじめに第5図(a)に示すように、半導体基板1
上にソース電極およびドレイン電極を設けるために、ホ
トレジストによりドレイン電極およびソース電極形成領
域が開口されたマスク8Aを設ける。次に、例えば^u
−Ge/Niからなるオーミック用金属膜5を真空蒸着
方法により被着する。
次に第5図(b)、(d)に示すように、ホトレジスト
を溶剤で除去したのち、オーミック用金属膜5を水素(
H2)ガス中、430℃で熱処理して、オーム性のドレ
イン電極3およびソース電極4を形成する。次に、ゲー
ト電極を形成するために、垂直な断面を有したシリコン
酸化膜(Si02)からなる介在物7を高さ8000人
にゲート電極領域に設ける。介在物7は、通常用いられ
るモノシラン(SiB6)と酸素(02)ガスによる気
相成長法によりSiO□膜を得たのち、ホトリソグラフ
ィーにより所定の領域をマスクし、異方性ドライエツチ
ング方法により不用な5i02膜を除去することにより
得られる。
次に介在物7および基板の全面に金属膜6をスパッター
により3000人の厚さに被着する。金属膜6としては
、ゲート電極に適した金属、例えばタングステン・シリ
コン合金などを用いる。次にゲート電極と連なる配線部
分上にホトレジストからなるマスク8Bを設ける。
次に第5図(c)、(e)に示すように、基板に対して
垂直方向からの異方性ドライエツチング方法を用い、エ
ツチングガスに6フツ化イオウ(SF6)を用いて流量
150 SCCM、ガス圧8Paの条件でエツチングし
、介在物7の側面とマスク下の金属膜6だけを残す。こ
のとき介在物7の側面はいずれの側面にも金属膜6が残
される。
次に第5図(f)に示すように、介在物側面の一方の不
要な部分を除去するために、必要な側面にホトレジスト
からなるマスク8cを設け、まず介在物7を弗化水素酸
でエツチング除去し、つづいて異方性ドライエツチング
法により不用な側面の金属膜6Aをエツチング除去する
。以上のようにして第4図に示す従来のMESFETが
得られる。
このようにして得られるゲート電極2は基板面から垂直
な方向、即ちゲート電極2の高さは介在物の高さに相当
し8000人で、ゲート電極2のチャンネル長方向の長
さ、即ちゲート長は被着膜厚の約1/2の1500人が
得られる。ここでゲート電[i2は第4図(b)に示す
如く、ゲート電極の先端2Aは垂直である。
〔発明が解決しようとする課題〕
しかしながら、上述した従来のM E S F E T
は次のような問題点がある。
第1にゲート電極2の先端が垂直で直立しているため、
ゲート電f!2の先端2Aが損傷や破損を受は易く、歩
留り低下の原因となっている。第2に、介在物側面の不
用な金属膜を除去する工程が複雑であり且つ、ゲート電
極2を保護する面からは介在物は残しておいた方が望ま
しい。
本発明の第1の目的は、ゲート電極の先端の垂直性を緩
和し、ゲート電極の損傷を防止した半導体装置を提供す
ることにある。本発明の他の目的は、ゲート電極の形成
工程を簡略化した半導体装置の製造方法を提供すること
にある。
〔課題を解決するための手段〕
本発明の半導体装置は、半導体基板に接して設けられ一
端が配線に接続しているゲート電極を有する電界効果ト
ランジスタを含む半導体装置において、前記ゲート電極
の他端が傾斜しているものである。
本発明の半導体装置の製造方法は、半導体基板上に少く
とも垂直面と傾斜面とを有する介在物を形成する工程と
、前記介在物を含む全面に金属膜を形成する工程と、前
記金属膜の配線形成領域をマスクしたのち異方性エツチ
ング法により該金属膜をエツチングし、マスク下及び前
記介在物の垂直面にのみ金属膜を残す工程とを含んで構
成される。
〔作用〕
本発明によればゲート電極の先端を、従来の垂直構造か
ら傾斜構造にしたためゲート電極の擦れによる損傷や破
損が防止できる。また形成方法は介在物に傾斜面を持た
せたため異方性ドライエッチによりゲート電極形成と同
時に不用な金属膜を除去することができる。
〔実施例〕
次に本発明を図面を用いて説明する。
第1図(a)、(b)は本発明の一実施例の斜視図及び
A−A’線断面図である。
第1図(a)において半導体基板1上にはドレイン電極
3.ソース電fi4および一端が配線10に接続された
ゲート電極2が設けられている。そしてゲート電極2は
第1図(b)に示す如く、ゲート電極2の先端2Aが傾
斜して形成されている。
次に本実施例の製造方法について第2図(a)〜(e)
を併用して説明する。
第2図(a)〜(c)は第1図(a)におけるB−B’
線断面図、第2図(d)、(e)はA−A′線断面図で
ある。
まず、第2図(a)に示すように、半導体基板1上にソ
ース電極およびドレイン電極を形成する領域を開口した
ホトレジストからなるマスク8を設ける。次にオーム電
極となるオーミック用金属膜5を真空蒸着法により被着
する。
次に第2図(b)、(d)に示す如く、マスク8を除去
したのち430℃の水素雰囲気中で熱処理し、ドレイン
電極3及びソース電極4を形成する。次に、一方の辺が
傾斜面7Aと垂直面とを有するシリコン酸化膜(Si0
2)からなる介在物7を設ける。
この介在物7は半導体基板上に気相成長法により5i0
2膜を8000人設けたのち、ホトレジスト膜を介在物
領域に通常のりソグラフイにより形成し、次に130℃
以上の高温中でベークすることにより、レジストが流動
化してレジスト膜の先端にテーパーが形成され、その断
面は傾斜構造となる。例えば^z−1370(商品名)
によればベーク温度130℃で80°、160℃で65
°。
190℃で39°のテーパ角度が得られた。このように
して得られたレジストによるマスクを用いて異方性ドラ
イエツチングすれば、マスクのテーパーが5i02膜に
転写されて傾斜面7Aを有した介在物が得られる。その
他の傾斜面を得る方法としては、イオンミリングにより
ビーム光の斜め照射による斜めエツチング方法も有用で
ある。
以上のようにして傾斜面7Aを有する介在物7を設けた
のち、金属膜6をスパッター法により、介在物7および
基板表面の全面に被着する。金属膜6としてはゲート電
極に適するタングステン・シリコン合金(WSi)で、
膜厚3000人である。
次に配線部分となる領域にホトレジストからなるマスク
8を設ける。
次に第2図(c)、(e)に示す如く、異方性ドライエ
ツチング方法、例えばエツチングガスにSF6ガスを流
Ji 100 SCCM、ガス圧8Paで数分間のエツ
チングを行うことにより、基板および介在物7表面の金
属膜6をエツチング除去し、介在物7の垂直面とマスク
8下の金属膜6を残す。次で必要に応じて介在物を除去
する。このとき介在物7の斜面7Aの金属膜もエツチン
グ除去されてゲート電8i!2の先端2Aは傾斜を有す
る。即ち、ゲート電極2が基板と垂直な方向に高くなる
に従  ゛って、ゲート電極のチャンネル幅方向に長さ
が小さくなるゲート電極が得られる。
以上述べたように本実施例によれば、介在物7の側面に
付着する不用な金属膜を除去するに、従来のようにホト
マスク工程、ドライエツチング工程等を必要としないた
め工程が著るしく簡略化される。またこのような介在物
に斜面を設けてゲート電極を形成する方法は、第3図に
示すように各種応用が可能である。
例えば第3図(a−1)に示す三方が斜面を有する介在
物7を用いれば第3図(a−2)に示す1本のゲート電
極が得られ、相対する三方が斜面を有する第3図(b−
1)に示す介在物7であれば第3図(b−2>に示す2
本のゲート電極が同時に得られる。また第3図(c−1
)に示す円型の介在物7であっても第3図(c−2)に
示すゲート電極が形成できる。またゲート電極2に連な
る配線はいずれにも形成できる。尚、ゲート電極先端の
形状は円弧状または二段傾斜等であっても本発明の目的
を達成することが出来る。
〔発明の効果〕
以上説明したように本発明によれば、垂直面と傾斜面を
有する介在物を用いて一端が傾斜したゲート電極を形成
することにより、ゲート電極の損傷が起きにくくなり半
導体装置の特性の劣化が防止できると同時に、ゲート電
極の形成方法が従来に比べ簡略化され生産性が向上する
という効果がある。
【図面の簡単な説明】
第1図(a)、(b)および第2図(a)〜(e)は本
発明の一実施例を説明するための斜視図および断面図、
第3図は本発明の一実施例に用いられる他の介在物及び
ゲート電極の形状を示す図、第4図および第5図は従来
の半導体装置の斜視図およびその形成方法を説明するた
めの断面図である。 1・・・半導体基板、2・・・ゲート電極、3・・・ド
レイン電極、4・・・ソース電極、5・・・オーミック
用金属膜、6・・・金属膜、7・・・介在物、7A・・
・傾斜面、8.8A・・・マスク、10・・・配線。 代理人 弁理士  内 原  音 翳 /II (a、) 山) l:手亡ψクトもH4−ソーズ電そ 2:)j′−)電杢発      n:酒乙課3:丁■
し2号 第2 図 S ;オーミソ2片り多声−矩(7ν◇4±↑勿乙 ン
釦、馬取    8 :7スフ 3:1S’L4↓極 4:ソース1を不辷

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板に接して設けられ一端が配線に接続し
    ているゲート電極を有する電界効果トランジスタを含む
    半導体装置において、前記ゲート電極の他端が傾斜して
    いることを特徴とする半導体装置。
  2. (2)半導体基板上に少くとも垂直面と傾斜面とを有す
    る介在物を形成する工程と、前記介在物を含む全面に金
    属膜を形成する工程と、前記金属膜の配線形成領域をマ
    スクしたのち異方性エッチング法により該金属膜をエッ
    チングし、マスク下及び前記介在物の垂直面にのみ金属
    膜を残す工程とを含むことを特徴とする半導体装置の製
    造方法。
JP63071387A 1988-03-24 1988-03-24 半導体装置およびその製造方法 Pending JPH01243478A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63071387A JPH01243478A (ja) 1988-03-24 1988-03-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63071387A JPH01243478A (ja) 1988-03-24 1988-03-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH01243478A true JPH01243478A (ja) 1989-09-28

Family

ID=13459048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63071387A Pending JPH01243478A (ja) 1988-03-24 1988-03-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH01243478A (ja)

Similar Documents

Publication Publication Date Title
JPH06196506A (ja) 電界効果トランジスタの製造方法
JPH01243478A (ja) 半導体装置およびその製造方法
JP2809189B2 (ja) 半導体トランジスタの製造方法
JP2002026034A (ja) 半導体装置の製造方法
JPH0732255B2 (ja) 薄膜トランジスタの製造方法
JPH0358433A (ja) 電界効果トランジスタの製造方法
JPS625667A (ja) 半導体装置の製造方法
JP2550495B2 (ja) 半導体装置の製造方法
JPH01145870A (ja) 半導体装置の製造方法
EP0053484B1 (en) A method for fabricating semiconductor device
JPH04302435A (ja) 薄膜トランジスタの製造方法
JPH0228333A (ja) 半導体装置の製造方法
JPS6347947A (ja) 半導体装置の製造方法
JPH0669503A (ja) 薄膜トランジスタおよびその製造方法
JPH02285645A (ja) 半導体装置の製造方法
JPS61220375A (ja) 半導体装置およびその製造方法
JPS62177976A (ja) 半導体装置の製造方法
JPS60134482A (ja) 半導体装置の製造方法
JPS63119579A (ja) 薄膜トランジスター
JPS6386453A (ja) 半導体装置の製造方法
JPS6362351A (ja) 多結晶珪素層のパタ−ニング方法
JPH0334319A (ja) 半導体装置の製造方法
JPS62196873A (ja) 半導体素子の製造方法
JPS5994457A (ja) 半導体装置
JPH028451B2 (ja)