JPH0334319A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0334319A JPH0334319A JP1169496A JP16949689A JPH0334319A JP H0334319 A JPH0334319 A JP H0334319A JP 1169496 A JP1169496 A JP 1169496A JP 16949689 A JP16949689 A JP 16949689A JP H0334319 A JPH0334319 A JP H0334319A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- point metal
- high melting
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
］産業上の利用分野１
本発明は半導体装置の製造方法に関し、特にバリアーメ
タルを有する配線の形成方法に関する。
タルを有する配線の形成方法に関する。
１゛従来の技術ｊ
バリアメタルを存するアルミニウム配線の形成方法とし
て、ドライエツチングによる２段階エツチング法が広く
採用されている。
て、ドライエツチングによる２段階エツチング法が広く
採用されている。
はじめに第２図（ａ＞に示すようにシリコン基板１の表
面に、絶縁膜２とバリアメタルとして高融点金属である
チタンタングステンＭ３とアルミニウム膜Ｑ４を、順次
堆積してからフォトレジスト膜５に配線パターンを形成
する。
面に、絶縁膜２とバリアメタルとして高融点金属である
チタンタングステンＭ３とアルミニウム膜Ｑ４を、順次
堆積してからフォトレジスト膜５に配線パターンを形成
する。
つぎに第２図（ｂ）に示ずように、塩素系のガスを用い
た反応性イオンエツチングにより、アルミニウム膜４を
エツチングしてアルミニウム配線４Ａを形成する。
た反応性イオンエツチングにより、アルミニウム膜４を
エツチングしてアルミニウム配線４Ａを形成する。
つぎに第２図（ｃ）に示すように、ふっ素糸また４ｉ塩
素系のガスを用いた反応性イオンエツチングによりチタ
ンタングステン膜３をエツチングしてアルミニウム配線
４Ａの形成を完了する。
素系のガスを用いた反応性イオンエツチングによりチタ
ンタングステン膜３をエツチングしてアルミニウム配線
４Ａの形成を完了する。
（発明が解決しようとする課題〕
前項に述べた従来の製造方法では、第２図（Ｃ）に示す
ように高融点金属膜３のサイドエツチング７が発生する
ことがある。
ように高融点金属膜３のサイドエツチング７が発生する
ことがある。
また反応性イオンエッチング０場合、リーク電流の増大
などの原因となる残渣８が残り易く、残渣８を除去する
ためにはオーバーエツチングが必要で下地の絶縁膜２の
膜減り量が大きくなる。
などの原因となる残渣８が残り易く、残渣８を除去する
ためにはオーバーエツチングが必要で下地の絶縁膜２の
膜減り量が大きくなる。
本発明の目的は、高融点金属膜のサイドエツチングや残
渣を解消し、下地の絶縁ｊ摸の膜減り量を軽減すること
にある。
渣を解消し、下地の絶縁ｊ摸の膜減り量を軽減すること
にある。
（課題を解決するための手段
本発明の半導体装置の製造方法は、半導体基板表面に絶
縁膜と第１の高融点金属を順次堆積したのち、アルミニ
ウム１模またはアルミニウム合金膜を堆積してから、配
線パターンのフォトレジスト膜をマスクにして、前記ア
ルミニウム膜またはアルミニウム合金膜を反応性イオン
エツチングしてから７オトレジス１へ膜を除去し、さら
に前記第１の高融点金属膜と同一材質からなる第２の高
融点金属膜を前記第１の高融点金属膜より厚く堆積し、
再度反応性イオンエツチングにより前記第２グ）高融点
金属膜の平坦部をエツチングすることにより、前記第１
の高融点金属膜および既にパターニングされている前記
アルミニウム１模またはアルミニウム合金膜の配線の側
壁に残った第２の高融点金属膜を等方性エツチングする
ことから楢成されている。
縁膜と第１の高融点金属を順次堆積したのち、アルミニ
ウム１模またはアルミニウム合金膜を堆積してから、配
線パターンのフォトレジスト膜をマスクにして、前記ア
ルミニウム膜またはアルミニウム合金膜を反応性イオン
エツチングしてから７オトレジス１へ膜を除去し、さら
に前記第１の高融点金属膜と同一材質からなる第２の高
融点金属膜を前記第１の高融点金属膜より厚く堆積し、
再度反応性イオンエツチングにより前記第２グ）高融点
金属膜の平坦部をエツチングすることにより、前記第１
の高融点金属膜および既にパターニングされている前記
アルミニウム１模またはアルミニウム合金膜の配線の側
壁に残った第２の高融点金属膜を等方性エツチングする
ことから楢成されている。
［実施例」
つぎに本発明について、図面を参照して説明する。
はじめに第１図（ａ）に示すように、シリコン基板１の
表面に絶縁膜２、バリアメタルとして高融点金属である
第１のチタンタングステン膜３（厚さ０．１μｍ〉およ
びアルミニウム膜４（厚さ０．８μ＋ｎ ）を順次堆積
し、フォトレジスト膜５に配線パターンを形成する。
表面に絶縁膜２、バリアメタルとして高融点金属である
第１のチタンタングステン膜３（厚さ０．１μｍ〉およ
びアルミニウム膜４（厚さ０．８μ＋ｎ ）を順次堆積
し、フォトレジスト膜５に配線パターンを形成する。
つぎに第１図（ｂ）に示すように、塩素系のガス（例え
ばＢＣｅ、またはＣＣ！！４＞を用いた反応性イオンエ
ツチングにより、アルミニウム膜４をエツチングしてア
ルミニウム配線４Ａを形成する。
ばＢＣｅ、またはＣＣ！！４＞を用いた反応性イオンエ
ツチングにより、アルミニウム膜４をエツチングしてア
ルミニウム配線４Ａを形成する。
つき′に第１ Ｉ２１（ｃ ）に示すように、フオｌ・
レジスト膜５を除去したのち、再び第２のチタンタング
ステン膜６（厚さ０．２μｘｎ ）を堆積する。第２の
チタンタングステン膜６は、第１のチタンタングステン
膜３よりも厚くしなければならない。
レジスト膜５を除去したのち、再び第２のチタンタング
ステン膜６（厚さ０．２μｘｎ ）を堆積する。第２の
チタンタングステン膜６は、第１のチタンタングステン
膜３よりも厚くしなければならない。
つぎに第１図（ｄ）に示すように、ふっ素糸ガス（例え
ばＣＦ、または５Ｆ６）を用いた反応性イオンエツチン
グにより、平坦部の第２のチタンタングステン膜もがな
くなるまでエツチングする。二のときアルミニウム配線
４Ａの側壁には第２のチタンタングステン膜６Ａが残る
。
ばＣＦ、または５Ｆ６）を用いた反応性イオンエツチン
グにより、平坦部の第２のチタンタングステン膜もがな
くなるまでエツチングする。二のときアルミニウム配線
４Ａの側壁には第２のチタンタングステン膜６Ａが残る
。
このとき第１のチタンタングステン膜３！３Ａが残って
いなければならないことから、第２のチタンタングステ
ン膜６は第１のチタンタングステン１摸３Ａよりも厚く
なければならないということがわかる。
いなければならないことから、第２のチタンタングステ
ン膜６は第１のチタンタングステン１摸３Ａよりも厚く
なければならないということがわかる。
−）ぎに第１図（ｅ）に示すように、等方性エツチング
（例えばＨ２Ｏ２を用いたウエットエ・ソチング、また
はＣＦ４＋０２ガスを用いたプラズマエツチング）によ
り第１のチタンタングステン膜３とアルミニウム配線４
Ａの側壁の第２のチタンタングステン膜６Ａをエツチン
グする。
（例えばＨ２Ｏ２を用いたウエットエ・ソチング、また
はＣＦ４＋０２ガスを用いたプラズマエツチング）によ
り第１のチタンタングステン膜３とアルミニウム配線４
Ａの側壁の第２のチタンタングステン膜６Ａをエツチン
グする。
高融点金属膜３および６としては、チタンタングステン
膜の替りにチタン膜または窒化チタン膜で置き代えるこ
とも可能である。
膜の替りにチタン膜または窒化チタン膜で置き代えるこ
とも可能である。
一ヒ述の実施例で用いたアルミニウム膜の代りに、アル
ミニウムき金膜で置き代えることも可能である。
ミニウムき金膜で置き代えることも可能である。
（発明の効果〕
以上説明したように本発明は、アルミニウム配線４Ａの
側壁の第２のチタンタングステン膜６Ａを等方性エツチ
ングで除去することにより、サイドエツチング７や残渣
８がなく、また下地の絶縁膜２の膜減り量も少なくでき
る効果がある。
側壁の第２のチタンタングステン膜６Ａを等方性エツチ
ングで除去することにより、サイドエツチング７や残渣
８がなく、また下地の絶縁膜２の膜減り量も少なくでき
る効果がある。
第１図（ａ）〜＜ｅ）は本発明の実施例を工程順に示す
断面図、第２図（ａ）〜（Ｃ）は従来の技術を工程順に
示す断面図である。 ■・・シリコン基板、２・・・絶縁膜、３・・・チタン
タングステン膜、３Ａ・・・第１のチタンタングステン
膜、４・・・アルミニウム１模、４Ａ・・・アルミニウ
ム配線、５・・・フォ１〜レジスト膜、ｂ・・・第２の
チタンタングステン膜、６Ａ・・・側壁の第２のチタン
タングステン膜、７・・・サイドエツチング、８・・・
残渣。 代理入 弁理士 内 原 昔 第 ！ 図
断面図、第２図（ａ）〜（Ｃ）は従来の技術を工程順に
示す断面図である。 ■・・シリコン基板、２・・・絶縁膜、３・・・チタン
タングステン膜、３Ａ・・・第１のチタンタングステン
膜、４・・・アルミニウム１模、４Ａ・・・アルミニウ
ム配線、５・・・フォ１〜レジスト膜、ｂ・・・第２の
チタンタングステン膜、６Ａ・・・側壁の第２のチタン
タングステン膜、７・・・サイドエツチング、８・・・
残渣。 代理入 弁理士 内 原 昔 第 ！ 図
Claims (1)
- 半導体基板表面に絶縁膜と第１の高融点金属を順次堆積
したのち、アルミニウム膜またはアルミニウム合金膜を
堆積してから、配線パターンのフォトレジスト膜をマス
クにして、前記アルミニウム膜またはアルミニウム合金
膜を反応性イオンエッチングしてからフォトレジスト膜
を除去し、さらに前記第１の高融点金属膜と同一材質か
らなる第２の高融点金属膜を前記第１の高融点金属膜よ
り厚く堆積し、再度反応性イオンエッチングにより前記
第２の高融点金属膜の平坦部をエッチングすることによ
り、前記第１の高融点金属膜および既にパターニングさ
れている前記アルミニウム膜またはアルミニウム合金膜
の配線の側壁に残った第２の高融点金属膜を等方性エッ
チングすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169496A JP2778127B2 (ja) | 1989-06-29 | 1989-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169496A JP2778127B2 (ja) | 1989-06-29 | 1989-06-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0334319A true JPH0334319A (ja) | 1991-02-14 |
| JP2778127B2 JP2778127B2 (ja) | 1998-07-23 |
Family
ID=15887601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1169496A Expired - Lifetime JP2778127B2 (ja) | 1989-06-29 | 1989-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778127B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187262A (ja) * | 1997-09-03 | 1999-03-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2007500445A (ja) * | 2003-07-25 | 2007-01-11 | ユニティブ・インターナショナル・リミテッド | チタン・タングステンのベース層および関連構造体を含む導電構造体を形成する方法 |
-
1989
- 1989-06-29 JP JP1169496A patent/JP2778127B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187262A (ja) * | 1997-09-03 | 1999-03-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2007500445A (ja) * | 2003-07-25 | 2007-01-11 | ユニティブ・インターナショナル・リミテッド | チタン・タングステンのベース層および関連構造体を含む導電構造体を形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2778127B2 (ja) | 1998-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| JPH1064910A (ja) | 基板上に金属パターンを形成する方法 | |
| JPH0334319A (ja) | 半導体装置の製造方法 | |
| JP3941629B2 (ja) | 金属配線のエッチング方法 | |
| US5856238A (en) | Method for fabricating metal wire of semiconductor device | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JPH07297280A (ja) | 半導体装置の製造方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPH07135198A (ja) | エッチング方法 | |
| JPS6119132A (ja) | 半導体装置の製造方法 | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| JPH06125010A (ja) | 半導体装置の製造方法 | |
| JPH11274160A (ja) | 半導体装置の製造方法 | |
| JPS6386453A (ja) | 半導体装置の製造方法 | |
| JPH07111265A (ja) | 配線の形成方法 | |
| JPH06204346A (ja) | 半導体装置の製造方法 | |
| JPH10321597A (ja) | 半導体構造中にコンタクト孔を形成するための処理方法 | |
| JPH0645278A (ja) | 半導体装置の製造方法 | |
| JP2001015494A (ja) | 半導体装置の製造方法およびエッチング方法 | |
| JPH02122546A (ja) | 半導体装置の製造方法 | |
| JPH0334324A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH04152528A (ja) | 半導体装置の製造方法 |