JPH01243610A - 静電誘導型トランジスタ回路の自動バイアス回路 - Google Patents
静電誘導型トランジスタ回路の自動バイアス回路Info
- Publication number
- JPH01243610A JPH01243610A JP63071227A JP7122788A JPH01243610A JP H01243610 A JPH01243610 A JP H01243610A JP 63071227 A JP63071227 A JP 63071227A JP 7122788 A JP7122788 A JP 7122788A JP H01243610 A JPH01243610 A JP H01243610A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- sit
- gate
- automatic bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔分野の概要〕
本発明は、静電誘導トランジスタ（以下ＳＩＴと称す）
の駆動回路に於て、ＳＩＴを保護するためのゲート側に
接続する自動バイアス回路に関する。
の駆動回路に於て、ＳＩＴを保護するためのゲート側に
接続する自動バイアス回路に関する。
従来ＳＩＴのゲート電圧はドレーン側電圧が正の電圧の
時には、常に負の電圧にバイアスされていないとＳＩＴ
は破壊してしまうことから、ＳＩＴの保護のため別途に
ゲート側を負電圧に保つためのバイアス用電源を必要と
し、別途の電源回路を必要としていた。このため従来、
ゲート側に設けるバイアス回路では、電源トランスや安
定化回路、時間遅れ回路等のバイアス用電源部品を必要
とするなど装置価格を高価にする欠点があった。
時には、常に負の電圧にバイアスされていないとＳＩＴ
は破壊してしまうことから、ＳＩＴの保護のため別途に
ゲート側を負電圧に保つためのバイアス用電源を必要と
し、別途の電源回路を必要としていた。このため従来、
ゲート側に設けるバイアス回路では、電源トランスや安
定化回路、時間遅れ回路等のバイアス用電源部品を必要
とするなど装置価格を高価にする欠点があった。
本発明は、従来ＳＩＴのゲート側駆動回路を構成してい
た、電源トランス、安定化回路、時間遅延回路を省略し
、簡単な自動バイアス回路をゲート側に挿入してＳＩＴ
を駆動する、回路構成を簡単にしたＳＩＴ駆動回路を提
供することにある。
た、電源トランス、安定化回路、時間遅延回路を省略し
、簡単な自動バイアス回路をゲート側に挿入してＳＩＴ
を駆動する、回路構成を簡単にしたＳＩＴ駆動回路を提
供することにある。
本発明は、ＳＩＴを用いた機器に於て、ドレーン側電圧
がオフとなる時間に対し、ゲート側の回路のオフとなる
時間を遅延させるための自動バイアス回路をゲート駆動
回路内に設けるものであり、従来ドレーン側回路に接続
されている平滑用コン ′デンサの、蓄積電荷による残
留放電電圧により発生するＳＩＴの破損を防止するため
、ゲートとソース間に、抵抗で側路されたダイオードの
正極をＳＩＴのゲートに接続し、又抵抗、で側路された
ダイオードと、固定抵抗と、コンデンサとを直列に接続
してＳＩＴ駆動回路の自動バイアス回路を構成するもの
で、即ち本発明は、静電誘導型トランジスタ（ＳＩＴ）
を駆動する駆動回路に於て、静電誘導型トランジスタの
ゲート、ソース間に正極を向く抵抗で側路したダイオー
ド、コンデンサ、抵抗を直列に接続し、一方をゲート側
に、他方をソース側に接続したことを特徴とする静電誘
導型トランジスタ回路の自動バイアス回路である。
がオフとなる時間に対し、ゲート側の回路のオフとなる
時間を遅延させるための自動バイアス回路をゲート駆動
回路内に設けるものであり、従来ドレーン側回路に接続
されている平滑用コン ′デンサの、蓄積電荷による残
留放電電圧により発生するＳＩＴの破損を防止するため
、ゲートとソース間に、抵抗で側路されたダイオードの
正極をＳＩＴのゲートに接続し、又抵抗、で側路された
ダイオードと、固定抵抗と、コンデンサとを直列に接続
してＳＩＴ駆動回路の自動バイアス回路を構成するもの
で、即ち本発明は、静電誘導型トランジスタ（ＳＩＴ）
を駆動する駆動回路に於て、静電誘導型トランジスタの
ゲート、ソース間に正極を向く抵抗で側路したダイオー
ド、コンデンサ、抵抗を直列に接続し、一方をゲート側
に、他方をソース側に接続したことを特徴とする静電誘
導型トランジスタ回路の自動バイアス回路である。
以下、本発明の実施例を図を参照して説明する。
第１図は、本発明の自動バイアス回路を示し、第２図は
、電源全体を一度オフとした時のＳＩＴのゲート（Ｇ）
とソース（Ｓ）間の電圧とＶＧＳドレーン、ソース間電
圧ＶＤＳの時間の経過とそれぞれの電圧変化との関係を
示す。
、電源全体を一度オフとした時のＳＩＴのゲート（Ｇ）
とソース（Ｓ）間の電圧とＶＧＳドレーン、ソース間電
圧ＶＤＳの時間の経過とそれぞれの電圧変化との関係を
示す。
電源電圧のオフとゲート側バイアス電圧オフの時間が同
時の場合、電源ラインに挿入されている平滑用コンデン
サの放電電圧によりＳＩＴが破損することがある。
時の場合、電源ラインに挿入されている平滑用コンデン
サの放電電圧によりＳＩＴが破損することがある。
ＳＩＴの保護のためには、ドレーン側電源電圧のオフの
時間に比べてゲート側バイアス電圧のオフの時間を遅延
させる必要がある。このためＳＩＴを駆動する駆動回路
に自動バイアス回路を設けるものである。
時間に比べてゲート側バイアス電圧のオフの時間を遅延
させる必要がある。このためＳＩＴを駆動する駆動回路
に自動バイアス回路を設けるものである。
第１図に於て、ＳＩＴのゲート、ソース間に挿入されて
いる抵抗Ｒ，Ｒ，，ダイオードＤＤ、コンデンサＣの回
路が本発明による自動バイアス回路であるが、Ｒはゲー
ト、ソース間に加わる信号電圧に影響を与えないため数
にΩの抵抗とし、コンデンサは充電用のコンデンサであ
り、ダイオードＤＤとにより入力信号からゲート側に直
流のバイアス電圧を作り自動バイアス回路を構成し、コ
ンデンサは１μＦ程度の容量を持つフィルムコンデンサ
でダイオードはプレーナー型ダイオードを用いている。
いる抵抗Ｒ，Ｒ，，ダイオードＤＤ、コンデンサＣの回
路が本発明による自動バイアス回路であるが、Ｒはゲー
ト、ソース間に加わる信号電圧に影響を与えないため数
にΩの抵抗とし、コンデンサは充電用のコンデンサであ
り、ダイオードＤＤとにより入力信号からゲート側に直
流のバイアス電圧を作り自動バイアス回路を構成し、コ
ンデンサは１μＦ程度の容量を持つフィルムコンデンサ
でダイオードはプレーナー型ダイオードを用いている。
第１図に於けるゲート人力ａ、ｂにはソース側を設置電
位としたＯｖから負の駆動信号矩形波電圧が入力され、
信号電圧によりコンデンサＣに電圧が蓄積されバイアス
直流電圧を得ることになる。
位としたＯｖから負の駆動信号矩形波電圧が入力され、
信号電圧によりコンデンサＣに電圧が蓄積されバイアス
直流電圧を得ることになる。
負電圧に於ては、ＳＩＴのゲートの電位が下がるために
コンデンサＣの放電がおころうとするがダイオードＤＤ
により阻止することになる。電源全体をオフとするとバ
イアス電圧も０となりダイオードＤＤと並列に接続され
ている抵抗Ｒ１によりコンデンサＣに蓄積された電圧が
放電され、第２図に示す特性が得られ、ドレーン側電源
のオフとバイアス回路のバイアス電圧との時間の遅延が
はかられ、ＳＩＴの保護が行える。
コンデンサＣの放電がおころうとするがダイオードＤＤ
により阻止することになる。電源全体をオフとするとバ
イアス電圧も０となりダイオードＤＤと並列に接続され
ている抵抗Ｒ１によりコンデンサＣに蓄積された電圧が
放電され、第２図に示す特性が得られ、ドレーン側電源
のオフとバイアス回路のバイアス電圧との時間の遅延が
はかられ、ＳＩＴの保護が行える。
尚、ＳＩＴの全体の回路として、ドレーン側電源には電
源オン時にはソフトスタート回路、又は全体電源をオン
にした時から遅れて、リレー等を用いドレーン電圧を印
加する様回路を構成しである。
源オン時にはソフトスタート回路、又は全体電源をオン
にした時から遅れて、リレー等を用いドレーン電圧を印
加する様回路を構成しである。
以上説明したように、本発明の自動バイアス回路を設け
ることにより、従来ＳＩＴの駆動回路には、ゲート側を
負電圧にバイアスするためのゲート電圧を作る電源回路
を必要とし、又ゲート側バイアス電圧は常にドレーン電
圧がオフ状態になって始めてオフとするため、特に装置
電源をオン、オフする時にはドレン電圧、ゲート電圧そ
れぞれにオン、オフの時間を調整する回路を必要とした
のに対し、ゲート、ソース間を本発明の回路とすること
により、装置電源をオンにするときのドレーン側とゲー
ト側の簡単な時間調整回路を設けるのみで済み、ＳＩＴ
のゲート側の駆動回路を大幅に簡略化出来、ＳＩＴを用
いた安価な使い易い装置が提供出来る様になった。
ることにより、従来ＳＩＴの駆動回路には、ゲート側を
負電圧にバイアスするためのゲート電圧を作る電源回路
を必要とし、又ゲート側バイアス電圧は常にドレーン電
圧がオフ状態になって始めてオフとするため、特に装置
電源をオン、オフする時にはドレン電圧、ゲート電圧そ
れぞれにオン、オフの時間を調整する回路を必要とした
のに対し、ゲート、ソース間を本発明の回路とすること
により、装置電源をオンにするときのドレーン側とゲー
ト側の簡単な時間調整回路を設けるのみで済み、ＳＩＴ
のゲート側の駆動回路を大幅に簡略化出来、ＳＩＴを用
いた安価な使い易い装置が提供出来る様になった。
第１図は、本発明によるＳＩＴ自動バイアス回路、負荷
側回路を示す図。 第２図は、装置電源をオフとしたときのＶＤＳ（ドレー
ンソース電圧）と、ＶＧＳ（ゲート、ソース電圧）の時
間変化を示す図。 以下余白 １・・・静電誘導型トランジスタ（ＳＩＴ）。 ２・・・ドレーン側コンデンサ（ＣＢ）。 ３・・・負荷側抵抗（ＲＬ）。 Ｒ％Ｒ１、Ｒ２、ＲＢ・・・抵抗。 ＤＤ・・・ダイオード。 Ｃ，ＣＢ・・・コンデンサ。 Ｄ・・・ドレーン端子 Ｇ・・・ゲート端子。 Ｓ・・・ソース端子。 ａ、ｂ・・・入力。 Ａ・・・ドレーン、ソース間電圧（ＶＤＳ） 。 Ｂ・・・ゲート、ソース間電圧（ＶＧＳ）。 Ｖｉｎ・・・入力信号電圧。 特許出願人 東北金属工業株式会社 ｌｃ： く７ 第２図 →を吋話
側回路を示す図。 第２図は、装置電源をオフとしたときのＶＤＳ（ドレー
ンソース電圧）と、ＶＧＳ（ゲート、ソース電圧）の時
間変化を示す図。 以下余白 １・・・静電誘導型トランジスタ（ＳＩＴ）。 ２・・・ドレーン側コンデンサ（ＣＢ）。 ３・・・負荷側抵抗（ＲＬ）。 Ｒ％Ｒ１、Ｒ２、ＲＢ・・・抵抗。 ＤＤ・・・ダイオード。 Ｃ，ＣＢ・・・コンデンサ。 Ｄ・・・ドレーン端子 Ｇ・・・ゲート端子。 Ｓ・・・ソース端子。 ａ、ｂ・・・入力。 Ａ・・・ドレーン、ソース間電圧（ＶＤＳ） 。 Ｂ・・・ゲート、ソース間電圧（ＶＧＳ）。 Ｖｉｎ・・・入力信号電圧。 特許出願人 東北金属工業株式会社 ｌｃ： く７ 第２図 →を吋話
Claims (1)
- 静電誘導型トランジスタ（ＳＩＴ）を駆動する駆動回路
に於て、静電誘導型トランジスタのゲート、ソース間に
、正極を向く抵抗で側路したダイオード、コンデンサ、
抵抗を直列に接続し、一方をゲート側に、他方をソース
側に接続したことを特徴とする静電誘導型トランジスタ
回路の自動バイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63071227A JPH0693578B2 (ja) | 1988-03-24 | 1988-03-24 | 静電誘導型トランジスタ回路の自動バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63071227A JPH0693578B2 (ja) | 1988-03-24 | 1988-03-24 | 静電誘導型トランジスタ回路の自動バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01243610A true JPH01243610A (ja) | 1989-09-28 |
| JPH0693578B2 JPH0693578B2 (ja) | 1994-11-16 |
Family
ID=13454589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63071227A Expired - Lifetime JPH0693578B2 (ja) | 1988-03-24 | 1988-03-24 | 静電誘導型トランジスタ回路の自動バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693578B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5442449U (ja) * | 1977-08-29 | 1979-03-22 | ||
| JPS5518155A (en) * | 1978-07-25 | 1980-02-08 | Nec Corp | Power amplifier |
-
1988
- 1988-03-24 JP JP63071227A patent/JPH0693578B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5442449U (ja) * | 1977-08-29 | 1979-03-22 | ||
| JPS5518155A (en) * | 1978-07-25 | 1980-02-08 | Nec Corp | Power amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0693578B2 (ja) | 1994-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW584797B (en) | Voltage control circuit | |
| TW202335427A (zh) | D類放大器驅動電路 | |
| JPH01243610A (ja) | 静電誘導型トランジスタ回路の自動バイアス回路 | |
| JPS6110335Y2 (ja) | ||
| JP2788684B2 (ja) | サンプルホールド回路 | |
| JPH0213105A (ja) | Ｆｅｔ増幅器用電源 | |
| JPS61277320A (ja) | ラツシユカレント防止回路 | |
| JPS6176026A (ja) | 突入電流防止回路 | |
| KR100202178B1 (ko) | 스위치드 커패시터 | |
| JPS5912804Y2 (ja) | Ｍｏｓｔを用いたプツシユプル型出力バツフア回路 | |
| JPH018013Y2 (ja) | ||
| JPS62126829A (ja) | 突入電流防止回路 | |
| JPH0127286Y2 (ja) | ||
| JPH0552912U (ja) | ボルテージレギュレータ | |
| JPS6022657Y2 (ja) | 直結増幅器の外乱防止回路 | |
| JP2997858B2 (ja) | 半導体集積回路 | |
| JPS63260220A (ja) | 突入電流防止回路 | |
| JPS6331426A (ja) | 電源遅延回路 | |
| JPS6139823A (ja) | 突入電流防止回路 | |
| JPS599299Y2 (ja) | 定エネルギ−供給制御回路 | |
| JPS6082987U (ja) | スイツチング方式直流電源の制御回路 | |
| JPS593738U (ja) | ブレ−クダウン保護回路 | |
| JPS60125122A (ja) | 電源装置の突入電流防止回路 | |
| JPS6243212A (ja) | 半導体電子スイツチ | |
| JPH02144708A (ja) | 定電力回路 |