JPH0124372B2 - - Google Patents

Info

Publication number
JPH0124372B2
JPH0124372B2 JP7513280A JP7513280A JPH0124372B2 JP H0124372 B2 JPH0124372 B2 JP H0124372B2 JP 7513280 A JP7513280 A JP 7513280A JP 7513280 A JP7513280 A JP 7513280A JP H0124372 B2 JPH0124372 B2 JP H0124372B2
Authority
JP
Japan
Prior art keywords
signal
comparison
delay
comparison means
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7513280A
Other languages
English (en)
Other versions
JPS572120A (en
Inventor
Yasukazu Sano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP7513280A priority Critical patent/JPS572120A/ja
Publication of JPS572120A publication Critical patent/JPS572120A/ja
Publication of JPH0124372B2 publication Critical patent/JPH0124372B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 本発明は、アナログ入力信号の立上り部分、及
び立下り部分においても、入力信号を正確に二値
化することができる二値化回路に関するものであ
る。
工業製品の品質検査、プリント基板のパターン
検査等を自動的に行なう場合、被検査物体をテレ
ビカメラ等で撮像して電気信号に変換し、この電
気信号を適当な閾値レベルと比較して二値化し、
この二値信号を基にして疵、欠陥等の判定が行わ
れている。このような信号の二値化を行なう場
合、従来は例えば第1図に示す浮動レベル方式に
よる二値化回路が多く採用されている。同図にお
いてCOMP1,COMP2は比較器、DATは遅
延・減衰回路、ANDはアンドゲートである。ま
た第2図は第1図の動作説明図である。
第1図に示す二値化回路に第2図Aの実線で示
す信号が入力されたとすると、遅延・減衰回路
DATの出力信号は同図の破線で示すものとなる。
比較器COMP1は、この遅延・減衰回路DATの
出力信号を浮動基準レベルとして入力信号と比較
し、例えば同図Bに示すような二値信号を出力す
る。また比較器COMP2は、入力信号と同図A
の一点破線STDに示すような固定レベル閾値と
を比較して、同図Cに示すゲート信号を出力す
る。従つてアンドゲートANDから出力される信
号は、同図Dに示すように、バツクグラウンドの
影響を受けないものとなる。しかし同図Dから明
らかなように、入力信号の立下り部分に存在する
ノイズの影響により発生するチヤツタ状ノイズイ
を除去することができないという欠点があつた。
本発明は上述した従来の欠点に鑑みてなされた
ものであり、その目的とするところは、立上り部
及び立下り部のいずれにおいてもチヤツタを生じ
ない高感度の二値化回路を提供することにある。
以下本発明の詳細を実施例により説明する。
第3図は本発明の一実施例のブロツク図であ
り、1は逆転サンプルホールド回路、2は演算増
幅器、3乃至5は遅延回路、6乃至9は比較回
路、10はタイマ回路、11乃至13は論理ゲー
トである。
入力端子18は二値化の対象となる適宜な波形
のアナログ信号を受けるが、本実施例において
は、観測対象物表面の欠陥を検出するためセンサ
として機能するテレビカメラ(図示せず)から第
4図に示すような波形のビデオ信号40を受ける
ものとする。テレビカメラの観測対象物の明度が
背景レベルよりも高いものとすれば、背景黒レベ
ル及び観測対象物の信号はそれぞれ信号38,3
9で示すようなものとなる。41は水平同期信号
である。通常、黒レベル38は動作温度、対象物
の照射条件などにより変化する。このように変動
する黒レベル38をサンプルするために、第3図
の入力端子19にサンプル指令信号42が供給さ
れる。ビデオ信号の波形39は、検査対象物に欠
陥がなければ第4図の実線で例示するように一様
であるが、欠陥のある場合には点線で例示するよ
うな欠陥信号67が含まれる。
逆転サンプルホールド回路1は、ビデオ信号4
0及びサンプル指令信号42を受けて、黒レベル
38と逆符号で同一絶対値の電圧を演算増幅器2
に出力する。演算増幅器2は、上記の入力電圧及
びビデオ信号40との加算正転増幅を行い、第5
図に示すようなAビデオ信号20を出力する。
すなわち、逆転サンプルホールド回路1は、サ
ンプルホールド指令信号42を受けてビデオ信号
の40中の黒レベル38をサンプルホールドし、
これと逆符号同一絶対値の信号を演算増幅器2に
出力する。演算増幅器2は、上記逆転サンプルホ
ールド回路1の出力信号とビデオ信号40とを加
算増幅することにより、黒レベルをゼロレベルに
一致させた信号を作成し、さらにこの信号に負バ
イアス源Eからの負電圧を加算し、第5図の20
に示すように、ビデオ信号40の黒レベル38を
負側に一定量だけシフトしたAビデオ信号20を
出力する。
このように回路1及び2はアナログ信号である
ビデオ信号40を一定量だけ負側にシフトするシ
フト手段を構成する。
Aビデオ信号20は第1の信号発生手段である
比較回路6に入力するが、この比較回路の他方の
入力端子は固定閾値発生回路56に接続されてお
り、第5図に示すような固定閾値電圧55を受け
る。これにより比較回路6は、第5図に示すよう
な波形の第1の信号であるWiDTH信号32を出
力する。WiDTH信号32はアンドゲート13及
びタイマ回路10に入力する。タイマ回路10
は、WiDTH信号32をトリガ信号として
WiDTH信号と共に立上る第2の信号、即ち短信
号であるCUT1信号28、中信号であるCTU2信
号29及び長信号であるCTU3信号30を発生す
る。タイマ回路10の構成の詳細について後述す
る。
第3図において、Aビデオ信号20を適宜な遅
延手段例えば減衰のある受動的な遅延素子3,4
5のそれぞれを介して遅延させGND信号31
(第5図)に対して減衰させることにより同順に
Bビデオ信号21、Cビデオ信号22、Dビデオ
信号23を作成する。これらの各ビデオ信号2
1,22,23は減衰手段である可変抵抗器16
もしくは17を介してもしくは直接に比較手段で
ある比較回路7,8,9に入力し、比較出力であ
るCMP11信号33、CMP12信号35、CMP13
信号36を発生する。まずCMP11信号33につ
いて説明する。
Aビデオ信号20は可変抵抗器17で適宜量減
衰されてAビデオ11信号25となり、抵抗器を介
して第1の比較手段である例えば演算増幅器を用
いた比較回路7の反転入力端子に入力する。Aビ
デオ11信号25は、Bビデオ信号21よりも遅延
量は小さいが、可変抵抗器17によつて、Bビデ
オ信号21よりも減衰されている。一方この反転
入力端子は、トランジスタ15を介して接地され
ており、このトランジスタのオン・オフは積分回
路14を介してCUT1信号28により制御され
る。積分回路14の好適例は、充電時定数が放電
時定数よりも十分短くなるように、ダイオードを
含んで構成されるものである。
第6図に示すように、Aビデオ11信号25が立
上つて短時間後にCUT1信号28が立上る。この
ため、積分回路14が急速に充電されてトランジ
スタ15が直ちにオンとなり、Aビデオ11信号は
その立上りの直後において急速にGND信号31
に降下する。この状態が一定期間継続したのち、
CUT1信号28が立下る。これに伴つて積分回路
14が徐々に放電し、トランジスタ15が徐々に
オフ状態に漸近する。この結果比較回路7の反転
入力端子に入力するAビデオ12信号26の波形は
第6図に例示するものとなる。その結果、Aビデ
オ12信号26とBビデオ信号21は、前者が
GND信号31にある間すなわちCUT1信号28
が高レベルにある間、極めて鋭い角度で交叉す
る。Aビデオ12信号26がこのような波形となつ
ているため、欠陥検出感度を高める目的で可変抵
抗器17の調整により信号21と26を接近させ
ても、交叉部分の近傍におけるチヤツタの発生が
回避され、第7図に示すように立上り部分に存在
する微小な欠陥を検出することが可能である。
以上要するにAビデオ12信号26とBビデオ信
号21とは波形の立上り部分で鋭角的に交叉する
ことによりチヤツタの発生を防止しているが、
CUT1信号28はこのチヤツタ発生防止期間を定
める機能を果す。本実施例では、Aビデオ信号2
0とBビデオ信号21とを用いて、比較回路7か
らCMP11信号33を出力しているが、例えば、
Aビデオ信号20の代りにBビデオ信号21を、
Bビデオ信号21の代りにCビデオ信号22を用
いても良い。この場合Bビデオ信号21はCビデ
オ信号22よりも遅延量が小さく、かつ可変抵抗
器17によりBビデオ信号21よりも減衰され
て、比較回路7に入力される。
次にCMP12信号35及びCMP12′信号35′に
ついて説明する。第3図に示すように、Bビデオ
信号21とAビデオ11信号25とを第2の比較手
段である比較回路8で比較してCMP12信号35
を得る。次に第2の論理手段であるオアゲート1
1において上記の信号35とCUT2信号29との
オア論理を行つてCMP12′信号35′を得、これ
を第1の論理手段であるアンド回路13に入力す
る。このときのタイムチヤートを良品及び不良品
の場合について、それぞれ第8図及び第9図に示
す。可変抵抗器17を調整して信号21と25を
接近させ欠陥検出感度を上げようとすれば、
CMP12信号35は立上り部でチヤツタを生じ易
くなるので、これとCUT2信号29とのオア論理
をとり、チヤツタの発生を防止している。このた
め、CUT2信号29が高レベルの間はCMP12信
号35による欠陥検出機能は不能とされ、
CMP12信号35の欠陥検出機能はCUT2信号2
9の立下り後だけに限定される。
次にCMP13信号36及びCMP13′信号36′に
ついて説明する。前述したCMP11信号33,
CMP12信号35は、第6図乃至第9図に示すよ
うに、比較すべき二つの信号のうち遅延量が小さ
い方の信号の振幅をより減衰させているので、波
形の立上り部分の欠陥を検出するには好適である
が立下り部分の欠陥検出には不適である。そこで
第3図の構成図及び第10図、第11図の波形図
に示すように、Cビデオ信号22よりも遅延量の
大きなDビデオ信号23を可変抵抗器16で減衰
させて、Cビデオ信号22よりも減衰したDビデ
オ1信号24を得、この信号とCビデオ信号22
との比較を第3の比較手段である比較回路9で行
つてCMP13信号36を得ている。第10図は欠
陥のない場合、第11図は欠陥のある場合である
が、信号の立下り部分の欠陥の検出が容易な構成
となつている。この場合においても、欠陥検出感
度を高めようとすれば波形の立上り部分でチヤツ
タが発生するので、第3の論理手段であるオアゲ
ート12においてCMP13信号36とCUT3信号
30とのオア論理をとつてCMP13′信号36′を
得ることにより、このような難点を解消してい
る。
一方CUT3信号30によつては、波形の立下り
部分で生ずるCMP13′信号36′のチヤツタを防
止することはできないが、この信号はアンドゲー
ト13においてWiDTH信号32との間で論理積
が取られるので、上述した立下り部分のチヤツタ
はこのアンド論理により実効的に除去される。こ
れは、CMP13′信号36′の後尾がWiDTH信号3
2と重なり合わないことによる。このため、
CMP13′信号36′はビデオ信号上の立下り端の
欠陥をすべて検出できるものではないが、第11
図に例示するように波形の後半にゆるやかなうね
りがある場合などの欠陥検出に特に有効である。
本実施例では、Dビデオ信号23を可変抵抗器1
6で減衰させたDビデオ信号24とCビデオ信号
22とを比較回路9で比較し、CMP13信号36
を得ているが、可変抵抗器16を用いないで、例
えば、Dビデオ信号24の代りにBビデオ信号2
1を、Cビデオ信号22の代りにAビデオ信号2
0を用い、これら二つの信号を比較回路9で比較
してもよい。この場合、Bビデオ信号21はAビ
デオ信号20に比べ、遅延量が大きくより減衰さ
れた信号となつている。
このようにして得られた比較結果信号33,3
5′,36′はWiDTH信号32と共に第1の論理
手段であるアンド回路13に入力し、その出力と
して二値化信号27が得られる。
第12図は、センサとしてテレビカメラを使用
した場合の第3図のタイマ回路10の一実施例を
示す回路図である。43,44,45,46はい
ずれもJKフリツプフロツプ、47,48はいず
れもカウンタ、57乃至59及び60乃至66は
いずれもナンドゲート、52乃至54はこのタイ
マ回路10の出力端子、記号VP5は5ボルトの
電源端子である。クロツク信号入力端子49には
数MHz程度のクロツク信号が入力する。まず水平
同期信号入力端子51に水平同期信号41が加え
られると、JKフリツプフロツプ43,44,4
5,46はすべてリセツトされる。このとき、
JKフリツプフロツプ43のQ端子から低レベル
を受けるカウンタ47,48もリセツトされる。
またJKフリツプフロツプ43のは高レベルで
あるから、CUT2信号を供給するゲート57の出
力端子52、CUT1信号を供給するゲート58の
出力端子53及びCUT3信号を供給するゲート5
9の出力端子54はすべて低レベルとなつてい
る。これがカウンタ回路10のイニシヤル状態で
ある。
この後、WiDTH信号入力端子50にWiDTH
信号32が入力し、引続いてクロツク信号入力端
子49にクロツク信号が入力すると、JKフリツ
プフロツプ43のQ出力は低レベルとなり、その
結果、CUT2信号、CUT1信号、CUT3信号の出
力端子52,53,54はすべて低レベルから高
レベルに立上る。これと同時に、JKフリツプフ
ロツプ43の高レベルのQ出力を受けたカウンタ
47,48はリセツト状態から抜け出しクロツク
信号の計数を開始する。カウンタ47,48の計
数値がカウンタからの出力信号線及びゲート6
0,61,62の組合せにより設定された所定値
に達すると、各ゲート回路はパルスを出力し、こ
のパルス出力はそれぞれゲート回路63,64,
65においてクロツクとの同期がとられ、JKフ
リツプフロツプ44,45,46のクロツク入力
端子をトリガする。この結果、JKフリツプフロ
ツプ44,45,46のQ出力は高レベルとな
り、ゲート回路57,58,59を介してCUT2
信号29、CUT1信号28、CUT3信号30の出
力端子52,53,54を低レベルに立下がらせ
る。このようにして第5図に示すような波形の
CUT1,CUT2,CUT3信号を供給することがで
きる。JKフリツプフロツプ43乃至46、カウ
ンタ47,48は適宜な集積回路でよいが、一例
としてそれぞれテキサスインスツルメント社製の
市販品SN74107,SN74161を使用することができ
る。
以上説明したように本発明の一実施例において
は、タイマ回路10からのCUT1,CUT2,
CUT3の各信号の制御のもとに、波形の立上り部
分についてはCMP11信号33を主体にして欠陥
を検査し、波形が立上つた後についてはCMP12
信号35を主体にして欠陥を検査し、波形の立下
り部分についてはCMP13信号36を主体にして
欠陥の検査をする構成となつている。すなわち波
形の立上り部分においては検出感度を若干低下さ
せることによりチヤツタの防止を確実とした
CMP11信号33により欠陥検出を行い、チヤツ
タ発生の虞れの小さい波形立上り後においては、
検出感度の高いCMP12,13信号を用いてそれぞ
れ欠陥検出を行つている。このような構成となつ
ているから、チヤツタの発生を有効に防止しつつ
欠陥の検出感度を高めることができる。
上述の実施例においては、3個の遅延回路、3
個の比較手段である比較回路7,8,9を設けて
いるが、遅延回路は一般的には2個以上の適宜な
個数であつてもよい。また比較手段である比較回
路は一般的には3個以上の適宜な個数であつてよ
い。
【図面の簡単な説明】
第1図、第2図は従来例のブロツク図及びその
動作説明図、第3図は本発明の一実施例のブロツ
ク図、第4図乃至第11図は第3図の動作を説明
するための波形図、第12図は第3図のタイマ回
路10の一実施例の回路図である。 1……逆転サンプルホールド回路、2……演算
増幅器、3乃至5……遅延回路、6乃至9……比
較回路、10……タイマ回路、11乃至13……
論理ゲート、14……積分回路、43乃至46…
…JKフリツプフロツプ、47,48……カウン
タ、57乃至59,60乃至66……アンドゲー
ト。

Claims (1)

    【特許請求の範囲】
  1. 1 アナログ信号上の所定箇所のレベルを基準と
    して該アナログ信号を一定電圧レベルシフトして
    出力するシフト手段と、該シフトされたアナログ
    信号出力をn段階(nは自然数)に分けて遅延さ
    せるn個の遅延手段と、m個(mはn以下の自然
    数)の減衰手段と、前記シフト手段、遅延手段お
    よび減衰手段の各出力信号のうち所定の二つの信
    号を入力して比較する少くとも1個の第1の比較
    手段、少くとも1個の第2の比較手段および少く
    とも1個の第3の比較手段と、前記シフトされた
    アナログ信号が所定値以上の値となる期間だけ信
    号を発生する第1の信号発生手段と、該第1の信
    号をトリガとして該第1の信号よりも時間幅が小
    さく、かつ夫々時間幅の異なる短、中、長の3種
    の第2の信号(以下夫々短信号、中信号、長信号
    という)を発生するタイマ手段と、前記第1の比
    較手段と同数設けられ該第1の比較手段の一方の
    入力を接地レベルに降下させるスイツチ手段と、
    前記第2の比較手段と同数の論理和発生用の第2
    の論理手段と、前記第3の比較手段と同数の論理
    和発生用の第3の論理手段と、前記第1の信号と
    前記第1の比較手段の出力と前記第2、第3の論
    理手段が発生する論理和との論理積を発生する第
    1の論理手段とを備え、前記第1の比較手段およ
    び第2の比較手段で比較される前記所定の二つの
    信号は、少くとも一方が遅延された信号であり、
    かつ遅延量が小さい方の信号は大きい方の信号よ
    り減衰されるように、前記シフト手段と前記遅延
    手段と前記減衰手段とを前記第1の比較手段およ
    び第2の比較手段とに夫々接続し、前記第3の比
    較手段で比較される前記所定の二つの信号は、少
    くとも一方が遅延された信号であり、かつ遅延量
    が大きい方の信号は小さい方の信号より減衰され
    るように、前記シフト手段と前記遅延手段と前記
    減衰手段とを前記第3の比較手段とに接続し、前
    記タイマ手段が発生する短信号を前記スイツチ手
    段に入力し、該短信号の時間、前記第1の比較手
    段に入力される減衰量の大きい方の入力を、接地
    レベルに降下させるように前記タイマ手段とスイ
    ツチ手段と第1の比較手段とを接続し、前記第2
    の論理手段は、前記タイマ手段が発生する中信号
    と、前記第2の比較手段の出力信号との論理和を
    発生するように成し、前記第3の論理手段は、前
    記タイマ手段が発生する長信号と、前記第3の比
    較手段の出力信号との論理和を発生するように構
    成したことを特徴とするアナログ信号の二値化回
    路。
JP7513280A 1980-06-04 1980-06-04 Binary coding circuit of analog signal Granted JPS572120A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7513280A JPS572120A (en) 1980-06-04 1980-06-04 Binary coding circuit of analog signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7513280A JPS572120A (en) 1980-06-04 1980-06-04 Binary coding circuit of analog signal

Publications (2)

Publication Number Publication Date
JPS572120A JPS572120A (en) 1982-01-07
JPH0124372B2 true JPH0124372B2 (ja) 1989-05-11

Family

ID=13567352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7513280A Granted JPS572120A (en) 1980-06-04 1980-06-04 Binary coding circuit of analog signal

Country Status (1)

Country Link
JP (1) JPS572120A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010236932A (ja) * 2009-03-30 2010-10-21 Institute Of National Colleges Of Technology Japan 降下物検出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010236932A (ja) * 2009-03-30 2010-10-21 Institute Of National Colleges Of Technology Japan 降下物検出装置

Also Published As

Publication number Publication date
JPS572120A (en) 1982-01-07

Similar Documents

Publication Publication Date Title
US4122995A (en) Asynchronous digital circuit testing system
JPH032990A (ja) バーコードリーダーのアナログ信号処理方式
JPH02283120A (ja) 雑音除去装置
JPH0124372B2 (ja)
US4240107A (en) Apparatus and method for pattern information processing
AU592525B2 (en) Peak timeout indicator/encoder and method
US3535620A (en) Methods of and systems for detecting and analyzing whether a generated pulse possesses desired characteristics
JPH03134548A (ja) 表面検査装置
JPS6057745B2 (ja) 二値化回路
JPS6129078Y2 (ja)
JP2545959B2 (ja) 集積回路試験装置
JPH0221806Y2 (ja)
JPS6216373B2 (ja)
JPS6019872B2 (ja) 欠点検査装置
SU868549A1 (ru) Электромагнитный дефектоскоп дл контрол прот женных объектов
JPS6216372B2 (ja)
JPS6337993B2 (ja)
JPS6242382Y2 (ja)
JPH0317088B2 (ja)
KR880003604Y1 (ko) 디지틀 방식을 이용한 설정주파수 대역 감지회로
SU1368658A1 (ru) Устройство дл контрол дефектов поверхности
SU932397A1 (ru) Анализатор дефектов к ультразвуковому дефектоскопу
JPH0128539B2 (ja)
JPS6088440A (ja) 集積回路の信号取得方法
JPH0843464A (ja) パルス信号測定装置