JPH0124376B2 - - Google Patents
Info
- Publication number
- JPH0124376B2 JPH0124376B2 JP55118516A JP11851680A JPH0124376B2 JP H0124376 B2 JPH0124376 B2 JP H0124376B2 JP 55118516 A JP55118516 A JP 55118516A JP 11851680 A JP11851680 A JP 11851680A JP H0124376 B2 JPH0124376 B2 JP H0124376B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- diode
- photocurrent
- current
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
- H03K17/732—Measures for enabling turn-off
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/26—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having three or more potential barriers, e.g. photothyristors
- H10F30/263—Photothyristors
Landscapes
- Thyristors (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、少なくともサイリスタの特性および
動作によつて決められるサイリスタのターンオフ
時間に相応する時間間隔の間サイリスタの負荷電
流を引受ける、サイリスタに並列に接続されてい
る少なくとも１つの半導体装置を用いてサイリス
タを消弧する方法およびこの消弧方法を実施した
半導体装置に関する。
動作によつて決められるサイリスタのターンオフ
時間に相応する時間間隔の間サイリスタの負荷電
流を引受ける、サイリスタに並列に接続されてい
る少なくとも１つの半導体装置を用いてサイリス
タを消弧する方法およびこの消弧方法を実施した
半導体装置に関する。
サイリスタは、寿命が長いため、保守が必要な
いため、また振動の影響を余り受けにくいため
に、信号電子装置並びに電力電子装置、例えば調
整回路、調整可能な駆動装置、インバータ、制御
乃至調整可能な出力電圧を有する整流器等に多種
多様に使用されるシリコン半導体スイツチであ
る。サイリスタは、僅かな電力の制御パルスをゲ
ートに供給することによつて、電流を通す状態に
切換えることができるが、アノードとカソードと
の間を流れる負荷電流を、ゲートに制御信号を加
えることによつて遮断することはできない。その
ためには負荷電流は保持電流以下に低下しなけれ
ばならず、しかもこのことは交流作動においては
各正の半波の終了時点において強制的に行なわ
れ、電流遮断を制御するためには付加的な消弧回
路が必要である。消弧または転流回路の種々異な
つた実施例が公知であるが、それらはサイリスタ
負荷回路より高価であることが多い。
いため、また振動の影響を余り受けにくいため
に、信号電子装置並びに電力電子装置、例えば調
整回路、調整可能な駆動装置、インバータ、制御
乃至調整可能な出力電圧を有する整流器等に多種
多様に使用されるシリコン半導体スイツチであ
る。サイリスタは、僅かな電力の制御パルスをゲ
ートに供給することによつて、電流を通す状態に
切換えることができるが、アノードとカソードと
の間を流れる負荷電流を、ゲートに制御信号を加
えることによつて遮断することはできない。その
ためには負荷電流は保持電流以下に低下しなけれ
ばならず、しかもこのことは交流作動においては
各正の半波の終了時点において強制的に行なわ
れ、電流遮断を制御するためには付加的な消弧回
路が必要である。消弧または転流回路の種々異な
つた実施例が公知であるが、それらはサイリスタ
負荷回路より高価であることが多い。
極めて僅かな回路技術費用で実現できるサイリ
スタを消弧するための方法は既に公知である。こ
の方法ではサイリスタの負荷電流は必要なターン
オフ時間の間並列に接続されている素子に転流さ
れる。この素子は有利には半導体ダイオードであ
り、その際そのカソードは直接アノードに接続さ
れており、アノードはトランスの２次巻線を介し
てサイリスタのカソードに接続されている。サイ
リスタを消弧するためにこの２次巻線に、ダイオ
ードを通つて流れ、サイリスタの負荷電流に重畳
される電流パルスが発生される。この電流パルス
はダイオードのベースにキヤリヤをあふれさせる
充電電流として作用するので、この結果ダイオー
ドは、回路のインダクタンスによつて行なわれ
る、電流パルスの反転の際に所属の逆方向電流お
よびサイリスタの負荷電流を引受ける。
スタを消弧するための方法は既に公知である。こ
の方法ではサイリスタの負荷電流は必要なターン
オフ時間の間並列に接続されている素子に転流さ
れる。この素子は有利には半導体ダイオードであ
り、その際そのカソードは直接アノードに接続さ
れており、アノードはトランスの２次巻線を介し
てサイリスタのカソードに接続されている。サイ
リスタを消弧するためにこの２次巻線に、ダイオ
ードを通つて流れ、サイリスタの負荷電流に重畳
される電流パルスが発生される。この電流パルス
はダイオードのベースにキヤリヤをあふれさせる
充電電流として作用するので、この結果ダイオー
ドは、回路のインダクタンスによつて行なわれ
る、電流パルスの反転の際に所属の逆方向電流お
よびサイリスタの負荷電流を引受ける。
この方法を実施するためには少なくとも２つの
条件が満たされなければならない。まずダイオー
ド−サイリスタ回路のインダクタンスは、遮断遅
延電荷が再結合する前にダイオードを通して逆方
向電流が流れ始めるように極めて小さいものでな
ければならず、更に充電電流パルスは、逆方向電
流が遮断すべき負荷電流をダイオードに転流する
ように、この負荷電流の瞬時値よりも著しく大き
いものでなければならない。これらの条件および
順方向における充電電流がサイリスタの負荷電流
に重畳されるため今日までこの方法は若干の特別
な回路に応用されるにとゞまつていた。
条件が満たされなければならない。まずダイオー
ド−サイリスタ回路のインダクタンスは、遮断遅
延電荷が再結合する前にダイオードを通して逆方
向電流が流れ始めるように極めて小さいものでな
ければならず、更に充電電流パルスは、逆方向電
流が遮断すべき負荷電流をダイオードに転流する
ように、この負荷電流の瞬時値よりも著しく大き
いものでなければならない。これらの条件および
順方向における充電電流がサイリスタの負荷電流
に重畳されるため今日までこの方法は若干の特別
な回路に応用されるにとゞまつていた。
本発明の課題は、ダイオード−サイリスタ回路
が、遮断時間を遅延するトランスのインダクタン
スを有せず、サイリスタが付加的な充電電流によ
つて負荷されずにすみ、しかも比較的僅かなコス
トですむ回路技術によつて実施することができる
サイリスタの消弧方法を提供することである。
が、遮断時間を遅延するトランスのインダクタン
スを有せず、サイリスタが付加的な充電電流によ
つて負荷されずにすみ、しかも比較的僅かなコス
トですむ回路技術によつて実施することができる
サイリスタの消弧方法を提供することである。
本発明によればこの課題は冒頭に述べた形式の
方法から出発して、サイリスタのアノード−カソ
ード間に並列に接続された、該サイリスタの逆方
向電圧と少なくとも同じ大きさの逆方向電圧を有
するダイオードを用い、該ダイオードに電流強度
が負荷電流の瞬時値と少なくとも同じ大きさであ
るホト電流を発生し、このホト電流がダイオード
の外部端子に、導通するサイリスタの電圧降下よ
り小さい電位差を発生することによつて解決され
る。
方法から出発して、サイリスタのアノード−カソ
ード間に並列に接続された、該サイリスタの逆方
向電圧と少なくとも同じ大きさの逆方向電圧を有
するダイオードを用い、該ダイオードに電流強度
が負荷電流の瞬時値と少なくとも同じ大きさであ
るホト電流を発生し、このホト電流がダイオード
の外部端子に、導通するサイリスタの電圧降下よ
り小さい電位差を発生することによつて解決され
る。
本発明の方法においては発生すべきホト電流は
サイリスタの負荷電流と同じ方向に流れる。方向
を反転するために充電電流を流す必要はない。こ
のために次の利点が生じる。即ちサイリスタは付
加的に充電電流によつて負荷されず、ホト電流は
転流すべき負荷電流より大して大きくしないです
み、転流は充電電流の振動時間によつて遅延され
ずかつサイリスタ−ダイオードはインダクタンス
を有さないですむということである。更に本発明
の方法は、ホト電流をトリガする装置を電気的に
負荷電流回路と分離すれば、電圧の加わらない方
法として実施することができる。
サイリスタの負荷電流と同じ方向に流れる。方向
を反転するために充電電流を流す必要はない。こ
のために次の利点が生じる。即ちサイリスタは付
加的に充電電流によつて負荷されず、ホト電流は
転流すべき負荷電流より大して大きくしないです
み、転流は充電電流の振動時間によつて遅延され
ずかつサイリスタ−ダイオードはインダクタンス
を有さないですむということである。更に本発明
の方法は、ホト電流をトリガする装置を電気的に
負荷電流回路と分離すれば、電圧の加わらない方
法として実施することができる。
しかもサイリスタのアノード−カソード間に並
列に接続される半導体素子を本発明により該サイ
リスタの逆方向電圧と少なくとも同じ大きさの逆
方向電圧を有するダイオードを選択したことによ
り特別簡単な集積が可能になる。
列に接続される半導体素子を本発明により該サイ
リスタの逆方向電圧と少なくとも同じ大きさの逆
方向電圧を有するダイオードを選択したことによ
り特別簡単な集積が可能になる。
ダイオード内のホト電流は有利には電磁ビーム
または粒子ビームによつて発生される。
または粒子ビームによつて発生される。
本発明の方法を実施するのに適した半導体装置
は、サイリスタおよび少なくとも１つのサイリス
タのアノード−カソード間に並列に接続されたダ
イオードが集積されたものであり、このダイオー
ドの逆方向電圧はサイリスタの逆方向電圧と比べ
て少なくとも同じ大きさである。
は、サイリスタおよび少なくとも１つのサイリス
タのアノード−カソード間に並列に接続されたダ
イオードが集積されたものであり、このダイオー
ドの逆方向電圧はサイリスタの逆方向電圧と比べ
て少なくとも同じ大きさである。
次に本発明を図面を用いて詳細に説明する。
第１図は本発明の方法を実施するための基本回
路図である。この回路は、サイリスタ１０を有す
る。このサイリスタのアノードおよびカソードは
負荷電流線の接続端子１１乃至１２に接続されて
おり、またゲートは点弧または制御回路の接続端
子１３に接続されている。この回路はその他に半
導体ダイオード１５を有する。このダイオードの
カソードは線１６を介して前記サイリスタのアノ
ードに接続されており、またダイオードのアノー
ドは、線１７を介してサイリスタのカソードに接
続されている。更に図示されていない励起回路２
０に所属する光源１９が設けられている。この光
源および半導体ダイオードは互いに、光源から発
生される光がダイオードの感光面に入射するよう
に配置されている。
路図である。この回路は、サイリスタ１０を有す
る。このサイリスタのアノードおよびカソードは
負荷電流線の接続端子１１乃至１２に接続されて
おり、またゲートは点弧または制御回路の接続端
子１３に接続されている。この回路はその他に半
導体ダイオード１５を有する。このダイオードの
カソードは線１６を介して前記サイリスタのアノ
ードに接続されており、またダイオードのアノー
ドは、線１７を介してサイリスタのカソードに接
続されている。更に図示されていない励起回路２
０に所属する光源１９が設けられている。この光
源および半導体ダイオードは互いに、光源から発
生される光がダイオードの感光面に入射するよう
に配置されている。
この回路の動作を説明するために、サイリスタ
は接続端子１３に適当な点弧パルスが加えられる
ことによつて導通状態に切換えられ、かつ負荷電
流が接続端子１１からサイリスタを通つて接続端
子１２に流れるものと仮定する。
は接続端子１３に適当な点弧パルスが加えられる
ことによつて導通状態に切換えられ、かつ負荷電
流が接続端子１１からサイリスタを通つて接続端
子１２に流れるものと仮定する。
その際サイリスタの順方向電圧、即ちアノード
とカソードとの間の電位差は、約１乃至2Vであ
る。その際同じ電圧が逆並列に接続されている半
導体ダイオードに加えられる。サイリスタを消弧
するために光源が励起され、その際半導体ダイオ
ードに入射する光によつてダイオードにホト電流
が流れる。このホト電流は、あふれてダイオード
中の障壁層を越えて流れるのでこの結果逆方向電
圧は約0.5Vになる。この逆方向電圧が並列分路
においてサイリスタの順方向電圧より小さくなる
や否や、負荷電流は並列分路に転流開始し、サイ
リスタは、サイリスタ分路の電流が保持電流以下
に低下するや否や遮断される。
とカソードとの間の電位差は、約１乃至2Vであ
る。その際同じ電圧が逆並列に接続されている半
導体ダイオードに加えられる。サイリスタを消弧
するために光源が励起され、その際半導体ダイオ
ードに入射する光によつてダイオードにホト電流
が流れる。このホト電流は、あふれてダイオード
中の障壁層を越えて流れるのでこの結果逆方向電
圧は約0.5Vになる。この逆方向電圧が並列分路
においてサイリスタの順方向電圧より小さくなる
や否や、負荷電流は並列分路に転流開始し、サイ
リスタは、サイリスタ分路の電流が保持電流以下
に低下するや否や遮断される。
既述の動作のためには、照射されるダイオード
の逆方向電圧がサイリスタの順方向電圧より小さ
く、ホト電流は転流時点における負荷電流と少な
くとも同じ大きさでありかつ負荷電流がサイリス
タの全ターンオフ時間の間ダイオードを通して流
れることができるようにダイオードにおいて十分
なキヤリヤが自由になつていることが必要であ
る。最後の条件は次の２つの方法で満たすことが
できる。即ち全ターンオフ時間の間ホト電流を発
生させることまたは、寿命が少なくともサイリス
タのターンオフ時間と同じであるキヤリヤ群ない
しキヤリヤ溜を短時間発生させることである。し
かし後者の場合には、サイリスタ−ダイオード回
路のインダクタンスによつて生ずる、転流の遅れ
がキヤリヤ群ないしキヤリヤ溜の寿命よりも短か
いことを前提としている。
の逆方向電圧がサイリスタの順方向電圧より小さ
く、ホト電流は転流時点における負荷電流と少な
くとも同じ大きさでありかつ負荷電流がサイリス
タの全ターンオフ時間の間ダイオードを通して流
れることができるようにダイオードにおいて十分
なキヤリヤが自由になつていることが必要であ
る。最後の条件は次の２つの方法で満たすことが
できる。即ち全ターンオフ時間の間ホト電流を発
生させることまたは、寿命が少なくともサイリス
タのターンオフ時間と同じであるキヤリヤ群ない
しキヤリヤ溜を短時間発生させることである。し
かし後者の場合には、サイリスタ−ダイオード回
路のインダクタンスによつて生ずる、転流の遅れ
がキヤリヤ群ないしキヤリヤ溜の寿命よりも短か
いことを前提としている。
第２図は、本発明の方法を実施するために設け
られる半導体装置の断面略図である。この装置
は、ｐおよびｎ伝導形の層３０，３１を有するベ
ース帯域が設けられている。装置の１方の側（図
では左側に示す）においてベースのｐ層３０に
p+−アノード帯域３２が形成されており、また
ｎ層３１の対向する領域にはn+−カソード帯域
３３が形成されている。この層列がダイオード３
４を形成する。装置の他方の側（図では右側に示
す）においてはｐ層３０におけるn+−カソード
帯域３６およびそれとは対向する、ｎ層３１の領
域におけるp+−アノード帯域３７が形成されて
いる。この層列がサイリスタ３８を形成する。サ
イリスタ乃至ダイオードのそれぞれ隣接するアノ
ード帯域３７およびカソード帯域３３並びに隣接
するカソード帯域３６およびアノード帯域３２
は、金属性の導電接触層４０乃至４１を用いて互
いに接続されている。
られる半導体装置の断面略図である。この装置
は、ｐおよびｎ伝導形の層３０，３１を有するベ
ース帯域が設けられている。装置の１方の側（図
では左側に示す）においてベースのｐ層３０に
p+−アノード帯域３２が形成されており、また
ｎ層３１の対向する領域にはn+−カソード帯域
３３が形成されている。この層列がダイオード３
４を形成する。装置の他方の側（図では右側に示
す）においてはｐ層３０におけるn+−カソード
帯域３６およびそれとは対向する、ｎ層３１の領
域におけるp+−アノード帯域３７が形成されて
いる。この層列がサイリスタ３８を形成する。サ
イリスタ乃至ダイオードのそれぞれ隣接するアノ
ード帯域３７およびカソード帯域３３並びに隣接
するカソード帯域３６およびアノード帯域３２
は、金属性の導電接触層４０乃至４１を用いて互
いに接続されている。
既述の装置は次の利点を有する。即ちサイリス
タ３８は領域Ａにエネルギーを入射することによ
つて、即ち電位とは無関係に点弧することがで
き、かつ領域Ｂにかつ同様に電位とは無関係にエ
ネルギーを入射することによつてダイオード３４
の障壁層を消滅できるということである。別の利
点は、接触層４０乃至４１によつて形成される接
続線のインダクタンスが無視できる程度に小さい
ということであり、そのためにサイリスタの負荷
電流は実際に遅延なくダイオードへ転流し得るよ
うになる。サイリスタの、電位とは無関係な、点
弧および消弧並びに実際に遅延のない、負荷電流
の転流のためこの装置を例えば、比較的小さな負
荷電流が使用されるが、極めて高速のスイツチン
グ時間が必要とされる信号電子装置等に使用でき
るようになる。
タ３８は領域Ａにエネルギーを入射することによ
つて、即ち電位とは無関係に点弧することがで
き、かつ領域Ｂにかつ同様に電位とは無関係にエ
ネルギーを入射することによつてダイオード３４
の障壁層を消滅できるということである。別の利
点は、接触層４０乃至４１によつて形成される接
続線のインダクタンスが無視できる程度に小さい
ということであり、そのためにサイリスタの負荷
電流は実際に遅延なくダイオードへ転流し得るよ
うになる。サイリスタの、電位とは無関係な、点
弧および消弧並びに実際に遅延のない、負荷電流
の転流のためこの装置を例えば、比較的小さな負
荷電流が使用されるが、極めて高速のスイツチン
グ時間が必要とされる信号電子装置等に使用でき
るようになる。
第３図には同様に、本発明の方法を実施するた
めに構成された半導体装置が斜視図にて示されて
いる。この装置は第２図の装置と比べてプレーナ
技術において実現されている。この装置は、ｎ伝
導形の材料から成る基板４５を有する。この基板
には第１のｐ導電層４６が拡散形成されていて、
それは前記基板と共にベース帯域を形成する。更
に（装置の、図での後の方の部分において）n+
−帯域および前記ｐ導電層４６にp+−帯域４８
が拡散形成されており、これらはダイオード４９
のカソード乃至アノード帯域を形成する。装置
の、図では前の方の部分においてｎ導電板にp+
−帯域５１並びにｐ導電層４６にn+−帯域５２
が拡散形成されており、これらはサイリスタ５３
のアノード乃至カソード帯域を形成する。簡単に
するために図ではこの装置の接触層は示されてい
ない。
めに構成された半導体装置が斜視図にて示されて
いる。この装置は第２図の装置と比べてプレーナ
技術において実現されている。この装置は、ｎ伝
導形の材料から成る基板４５を有する。この基板
には第１のｐ導電層４６が拡散形成されていて、
それは前記基板と共にベース帯域を形成する。更
に（装置の、図での後の方の部分において）n+
−帯域および前記ｐ導電層４６にp+−帯域４８
が拡散形成されており、これらはダイオード４９
のカソード乃至アノード帯域を形成する。装置
の、図では前の方の部分においてｎ導電板にp+
−帯域５１並びにｐ導電層４６にn+−帯域５２
が拡散形成されており、これらはサイリスタ５３
のアノード乃至カソード帯域を形成する。簡単に
するために図ではこの装置の接触層は示されてい
ない。
この装置において個別帯域は当然略示した立方
体状とは別の任意の形状に構成することができ、
またこの装置は勿論第２図の装置と類似の特性お
よび利点を有する。
体状とは別の任意の形状に構成することができ、
またこの装置は勿論第２図の装置と類似の特性お
よび利点を有する。
第４図は第２図の装置の使用例を示してある。
この場合光による制御に代わつて電子の照射によ
り制御が行なわれる。そのために電子管６１にア
ノードとして半導体装置６０が組込まれている。
図示の管は、２つの互いに無関係に制御可能な制
御グリツド６２，６３を有する。これらグリツド
は、制御回路６５乃至６６に接続されている。半
導体ユニツト６０は、グリツド６２によつて制御
される電子流がダイオード部分３４′に達し、か
つグリツド６３によつて制御される電子流がサイ
リスタ部分３８′に達するように配置されている。
制御グリツドの方の側の接触層４１′は、封着部
を介して高電圧源６７に接続されている。この電
圧源の別の出力側は、カソード用の電流源６４の
中間タツプに導かれている。１方制御グリツドと
は反対の側の接触層４０′は、別の封着部を介し
て負荷回路６８に接続されている。負荷回路はそ
の他に電源６９を介して前記の制御グリツドの方
の側の接触層４１′用の封着部に接続されている。
この場合光による制御に代わつて電子の照射によ
り制御が行なわれる。そのために電子管６１にア
ノードとして半導体装置６０が組込まれている。
図示の管は、２つの互いに無関係に制御可能な制
御グリツド６２，６３を有する。これらグリツド
は、制御回路６５乃至６６に接続されている。半
導体ユニツト６０は、グリツド６２によつて制御
される電子流がダイオード部分３４′に達し、か
つグリツド６３によつて制御される電子流がサイ
リスタ部分３８′に達するように配置されている。
制御グリツドの方の側の接触層４１′は、封着部
を介して高電圧源６７に接続されている。この電
圧源の別の出力側は、カソード用の電流源６４の
中間タツプに導かれている。１方制御グリツドと
は反対の側の接触層４０′は、別の封着部を介し
て負荷回路６８に接続されている。負荷回路はそ
の他に電源６９を介して前記の制御グリツドの方
の側の接触層４１′用の封着部に接続されている。
この回路の作動の際制御グリツド６３が短時間
キイーング制御されることによつてサイリスタ３
８′は点弧され、電源６９からサイリスタおよび
負荷回路６８を介して電流が流れる。制御グリツ
ド６２のキイーング制御の際にダイオード３４′
にキヤリヤが発生され、それはダイオードの障壁
層を越えてあふれ流れ、遮断遅延電荷を形成し、
その結果ダイオードの逆方向電圧は、サイリスタ
の順方向電圧より小さな値に低下するので、負荷
電流はサイリスタからダイオードへ転流する。こ
の回路においても選択的にダイオードにサイリス
タの全ターンオフ時間の間電子を照射し、それに
よつて負荷電流の転送に適したホト電流が発生す
るようにするかまたは障壁層にサイリスタのター
ンオフ時間にほぼ相応する寿命を有するキヤリヤ
群が発生されるようにダイオードに短い時間間隔
の間だけ十分な電子を照射するようにすることが
できる。
キイーング制御されることによつてサイリスタ３
８′は点弧され、電源６９からサイリスタおよび
負荷回路６８を介して電流が流れる。制御グリツ
ド６２のキイーング制御の際にダイオード３４′
にキヤリヤが発生され、それはダイオードの障壁
層を越えてあふれ流れ、遮断遅延電荷を形成し、
その結果ダイオードの逆方向電圧は、サイリスタ
の順方向電圧より小さな値に低下するので、負荷
電流はサイリスタからダイオードへ転流する。こ
の回路においても選択的にダイオードにサイリス
タの全ターンオフ時間の間電子を照射し、それに
よつて負荷電流の転送に適したホト電流が発生す
るようにするかまたは障壁層にサイリスタのター
ンオフ時間にほぼ相応する寿命を有するキヤリヤ
群が発生されるようにダイオードに短い時間間隔
の間だけ十分な電子を照射するようにすることが
できる。
本発明の方法を検証するために点弧および消弧
の間サイリスタを通つて流れる電流乃至サイリス
タに加えられる電圧の時間的な経過の測定を可能
にする回路が形成された。この回路は、50Ωの負
荷抵抗を介して50Vの直流電源に接続された
16μFのコンデンサを有する。コンデンサの放電
回路は10Ωの負荷抵抗と直列に接続されたサイリ
スタとから成り、このサイリスタには消弧のため
に使用されるダイオードが逆並列に接続された。
ダイオードを点弧するための光源としてNd：
YAG−レーザが使用された。
の間サイリスタを通つて流れる電流乃至サイリス
タに加えられる電圧の時間的な経過の測定を可能
にする回路が形成された。この回路は、50Ωの負
荷抵抗を介して50Vの直流電源に接続された
16μFのコンデンサを有する。コンデンサの放電
回路は10Ωの負荷抵抗と直列に接続されたサイリ
スタとから成り、このサイリスタには消弧のため
に使用されるダイオードが逆並列に接続された。
ダイオードを点弧するための光源としてNd：
YAG−レーザが使用された。
第５図は、オシログラフのスクリーン像であ
り、その際曲線７０はサイリスタおよびダイオー
ドの端子間の電圧経過であり、曲線７１はサイリ
スタを流れる電流経過であり、曲線７２はダイオ
ードを流れる電流経過である。曲線７０および７
１における垂直偏向は、20V／１目盛乃至5A／
１目盛であり、曲線７２の垂直偏向は2A／１目
盛であつた。水平偏向は３つ全部の曲線に対して
20μS／１目盛であつた。このオシログラフから、
時点tzまでサイリスタおよびダイオードにおける
電圧が実際に50Vであり、サイリスタにもダイオ
ードにも電流が流れなかつた。時点tzにおいてサ
イリスタは従来の方法で点弧された。それから急
激に負荷抵抗によつて約5Aに制限された電流が
流れ始め、かつサイリスタに加わる電圧は約１，
3Vに低下した。20μS後にダイオードはレーザに
よつて約0.2μSの間照射され、その際にダイオー
ドおよびサイリスタに加わる電圧が約0.0.6Vに低
下し、その結果ダイオードが約5Aの放電電流を
流すのに十分なキヤリヤが発生された。ダイオー
ドを流れる電流はキヤリヤが段々と減つていくた
めに連続的に低減し、またダイオードおよびサイ
リスタに加わる電圧は8μS内に、約1.3Vから再び
それ以前の値に上昇したが、たゞしサイリスタは
この場合電流を導かなかつた。ダイオードにおけ
るキヤリヤ群ないしキヤリヤ溜の消滅およびそれ
によつてダイオードを流れる電流は約60μS持続
した。この持続時間の間サイリスタおよびダイオ
ードに加わる電圧は放電後コンデンサへ残つた、
約35Vの電圧に上昇した。
り、その際曲線７０はサイリスタおよびダイオー
ドの端子間の電圧経過であり、曲線７１はサイリ
スタを流れる電流経過であり、曲線７２はダイオ
ードを流れる電流経過である。曲線７０および７
１における垂直偏向は、20V／１目盛乃至5A／
１目盛であり、曲線７２の垂直偏向は2A／１目
盛であつた。水平偏向は３つ全部の曲線に対して
20μS／１目盛であつた。このオシログラフから、
時点tzまでサイリスタおよびダイオードにおける
電圧が実際に50Vであり、サイリスタにもダイオ
ードにも電流が流れなかつた。時点tzにおいてサ
イリスタは従来の方法で点弧された。それから急
激に負荷抵抗によつて約5Aに制限された電流が
流れ始め、かつサイリスタに加わる電圧は約１，
3Vに低下した。20μS後にダイオードはレーザに
よつて約0.2μSの間照射され、その際にダイオー
ドおよびサイリスタに加わる電圧が約0.0.6Vに低
下し、その結果ダイオードが約5Aの放電電流を
流すのに十分なキヤリヤが発生された。ダイオー
ドを流れる電流はキヤリヤが段々と減つていくた
めに連続的に低減し、またダイオードおよびサイ
リスタに加わる電圧は8μS内に、約1.3Vから再び
それ以前の値に上昇したが、たゞしサイリスタは
この場合電流を導かなかつた。ダイオードにおけ
るキヤリヤ群ないしキヤリヤ溜の消滅およびそれ
によつてダイオードを流れる電流は約60μS持続
した。この持続時間の間サイリスタおよびダイオ
ードに加わる電圧は放電後コンデンサへ残つた、
約35Vの電圧に上昇した。
当然、図示の実施例を特別な作動条件に適応す
るようにできる。例えば図示の直熱形カソードの
代わりに傍熱形カソードを使用することもでき
る。また図示の２つの電子ビーム系に代わつて唯
一のこの種の系を使用しかつ電子ビームを電子的
または磁気的に集束し、それをサイリスタまたは
ダイオードに偏向することもできる。
るようにできる。例えば図示の直熱形カソードの
代わりに傍熱形カソードを使用することもでき
る。また図示の２つの電子ビーム系に代わつて唯
一のこの種の系を使用しかつ電子ビームを電子的
または磁気的に集束し、それをサイリスタまたは
ダイオードに偏向することもできる。
第１図は、本発明の方法を実施するためのサイ
リスタおよび半導体ダイオードの原理を示す略
図、第２図はサイリスタおよび半導体ダイオード
が集積されている本発明の半導体装置の断面略
図、第３図はサイリスタおよび半導体ダイオード
がプレーナ技術で集積されている半導体装置の斜
視図、第４図は第２図の半導体装置が電子管中に
取り付けられている応用例である電子管の概略図
と付属装置の回路略図、第５図はサイリスタの本
発明による消弧における電圧および電流経過を示
すオシログラムである。 １０，３８，３８′，５３……サイリスタ、１
５，３４，３４′……半導体ダイオード、１９…
…光源、６０……半導体装置。
リスタおよび半導体ダイオードの原理を示す略
図、第２図はサイリスタおよび半導体ダイオード
が集積されている本発明の半導体装置の断面略
図、第３図はサイリスタおよび半導体ダイオード
がプレーナ技術で集積されている半導体装置の斜
視図、第４図は第２図の半導体装置が電子管中に
取り付けられている応用例である電子管の概略図
と付属装置の回路略図、第５図はサイリスタの本
発明による消弧における電圧および電流経過を示
すオシログラムである。 １０，３８，３８′，５３……サイリスタ、１
５，３４，３４′……半導体ダイオード、１９…
…光源、６０……半導体装置。
Claims (1)
- 【特許請求の範囲】 １ 少なくともサイリスタの特性および動作によ
つて決められる、サイリスタのターンオフ時間に
相応する時間間隔の間サイリスタの負荷電流を引
受ける、サイリスタに並列に接続されている少な
くとも１つのダイオードを用いてサイリスタを消
弧する方法において、サイリスタのアノードカソ
ード間に並列に接続された、該サイリスタの逆方
向電圧と少なくとも同じ大きさの逆方向電圧を有
するダイオードを用い、該ダイオードに電流強度
が前記負荷電流の瞬時値と少なくとも同じ大きさ
であるホト電流を発生し、該ホト電流が前記ダイ
オードの外部端子に、導通するサイリスタの電圧
降下より小さい電位差を発生することを特徴とす
るサイリスタの消弧方法。 ２ ホト電流を電磁ビームによつて発生する特許
請求の範囲第１項記載の方法。 ３ 光点弧に適しているサイリスタを使用し、サ
イリスタの点弧並びにダイオード内にホト電流を
発生することによつて行わせしめる、サイリスタ
の消弧のためにその都度１つの光パルスを使用す
る特許請求の範囲第１項記載の方法。 ４ ホト電流を粒子ビームによつて発生する特許
請求の範囲第１項記載の方法。 ５ ダイオードに、ホト電流を発生するために電
子を照射する特許請求の範囲第４項記載の方法。 ６ 電子の照射によつて点弧できるサイリスタを
使用し、かつサイリスタの点弧並びにダイオード
中にホト電流を発生することによつて行わせしめ
る、サイリスタの消弧のためにその都度１つの電
子流パルスを使用する特許請求の範囲第５項記載
の方法。 ７ 少なくともサイリスタの特性および動作によ
つて決められる、サイリスタのターンオフ時間に
相応する時間間隔の間サイリスタの負荷電流を引
受ける、サイリスタに並列に接続されている少な
くとも１つのダイオードを用いてサイリスタを消
弧するようにした半導体装置であつて、サイリス
タのアノードとカソードとの間に並列に接続され
た、該サイリスタの逆方向電圧と少なくとも同じ
大きさの逆方向電圧を有するダイオードを用い、
該ダイオードに電流強度が前記負荷電流の瞬時値
と少なくとも同じ大きさであるホト電流を発生
し、該ホト電流が前記ダイオードの外部端子に、
導通するサイリスタの電圧降下より小さい電位差
を発生するようにした半導体装置において、サイ
リスタ３８および少なくとも１つの、該サイリス
タのアノードとカソードとの間において並列に接
続されたダイオード３４が集積されて設けられて
いることを特徴とする半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH789479 | 1979-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5656169A JPS5656169A (en) | 1981-05-18 |
| JPH0124376B2 true JPH0124376B2 (ja) | 1989-05-11 |
Family
ID=4331997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11851680A Granted JPS5656169A (en) | 1979-08-31 | 1980-08-29 | Method of extinguishing thyristor and semiconductor device executed with same method |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4386283A (ja) |
| EP (1) | EP0025074B1 (ja) |
| JP (1) | JPS5656169A (ja) |
| DE (1) | DE2966070D1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5891616A (ja) * | 1981-11-26 | 1983-05-31 | マルコン電子株式会社 | 固体電解コンデンサの製造方法 |
| GB2140986A (en) * | 1983-04-13 | 1984-12-05 | Michael Shmuel Howard | Switching of cyclic and general d.c. devices by a self-commutating- avalanche-device or interval-timer circuit |
| US4947099A (en) * | 1989-01-30 | 1990-08-07 | Allen-Bradley Company, Inc. | Motor controller with optical SCR's |
| SE9803490D0 (sv) * | 1998-10-14 | 1998-10-14 | Asea Brown Boveri | An electric switching device and a method for performing electric disconnection of a load |
| US6140715A (en) * | 1998-11-06 | 2000-10-31 | Asea Brown Boveri Ab | Electric switching device and a method for performing electric disconnection of a load |
| SE514743C2 (sv) | 1999-03-12 | 2001-04-09 | Abb Ab | Fotokonduktiv omkopplare |
| DE10016233A1 (de) * | 2000-03-31 | 2001-10-11 | Siemens Ag | Abschaltbarer Thyristor |
| US7535180B2 (en) * | 2005-04-04 | 2009-05-19 | Cree, Inc. | Semiconductor light emitting circuits including light emitting diodes and four layer semiconductor shunt devices |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3096442A (en) * | 1959-01-02 | 1963-07-02 | Texas Instruments Inc | Light sensitive solid state relay device |
| US3535532A (en) * | 1964-06-29 | 1970-10-20 | Texas Instruments Inc | Integrated circuit including light source,photodiode and associated components |
| DE1276713B (de) * | 1967-02-14 | 1968-09-05 | Bbc Brown Boveri & Cie | Halbleiterschalter bestehend aus einem Thyristor und einem dazu parallel geschalteten Transistor |
| US3476941A (en) * | 1967-09-27 | 1969-11-04 | Texas Instruments Inc | Phototransistor having light sensitive diode connected across collector-base junction to increase turnoff time |
| US3694670A (en) * | 1971-10-26 | 1972-09-26 | Joseph M Marzolf | Easily switched silicon controlled rectifier |
| JPS5849104B2 (ja) * | 1976-01-12 | 1983-11-01 | 三菱電機株式会社 | 半導体スイツチ |
| JPS5437461A (en) * | 1977-08-29 | 1979-03-19 | Hitachi Ltd | Optical coupling switch circuit |
| JPS55179431U (ja) * | 1979-06-12 | 1980-12-23 |
-
1979
- 1979-09-26 DE DE7979200540T patent/DE2966070D1/de not_active Expired
- 1979-09-26 EP EP79200540A patent/EP0025074B1/de not_active Expired
-
1980
- 1980-08-28 US US06/182,047 patent/US4386283A/en not_active Expired - Lifetime
- 1980-08-29 JP JP11851680A patent/JPS5656169A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5656169A (en) | 1981-05-18 |
| US4386283A (en) | 1983-05-31 |
| DE2966070D1 (en) | 1983-09-22 |
| EP0025074B1 (de) | 1983-08-17 |
| EP0025074A1 (de) | 1981-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2932530C (en) | Power converter submodule with a short-circuit device and power converter having same | |
| Grekhov | Pulse power generation in nano-and subnanosecond range by means of ionizing fronts in semiconductors: The state of the art and future prospects | |
| US9520511B2 (en) | Apparatus and method for optically initiating collapse of a reverse biased P-type-N-type junction to cause a semiconductor switch to transition from a current blocking mode to a current conduction mode | |
| US10607792B2 (en) | Disconnecting device for galvanic direct current interruption | |
| JPH0124376B2 (ja) | ||
| JPS6232030B2 (ja) | ||
| KR100302121B1 (ko) | 영상증배관의높은광해상도제어장치 | |
| US3544913A (en) | Power supply | |
| US8699249B1 (en) | Compensation schemes for the voltage droop of solid-state Marx modulators | |
| GB1150288A (en) | Semiconductor Controlled Rectifier. | |
| US4447763A (en) | Discharge lamp lighting device | |
| US3207994A (en) | Trigger-charging current interlock for pulse modulator | |
| KR920009203B1 (ko) | 역도통형 gto 다이리스터의 제어 방법 및 장치 | |
| Bezuglov et al. | On the possible use of semiconductor RSD-based switch for flashlamps drive circuits in a Nd-glass laser amplifier of LMJ facility | |
| US7002188B2 (en) | Laser-gated and pumped multi-layer semiconductor power switch with reduced forward losses | |
| US20110215791A1 (en) | Compensation schemes for the voltage droop of solid-state Marx modulators | |
| US3514636A (en) | Triggering circuit for power switching vacuum gap device | |
| Page | Some advances in high power, high dI/dt, semiconductor switches | |
| JPH0221234B2 (ja) | ||
| JPS5814097B2 (ja) | デンキカイヘイキ | |
| WO1999067798A2 (en) | Method and apparatus for switching electrical power at high voltages, high currents and high temperatures with rapid turn-on and turn-off at high repetition rates | |
| JP3155801B2 (ja) | 過電圧自己保護型半導体装置 | |
| Bezuglov et al. | Semiconductor closed switch based on reverse switched dinistors: new type of switch for pulse power systems of Nd-glass lasers | |
| JPS61161018A (ja) | 静電誘導サイリスタの変位電流補償装置 | |
| SU496699A1 (ru) | Устройство дл питани газоразр дных ламп |