JPH01244578A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、工場の自動生産ラインや医用機器分野、研究
用機器分野などの分野で応用され、線形フィルタリング
や非線形フィルタリング、２値化。

階調補正など種々の画像処理を高速に実行する画像処理
装置に関するものである。

［従来の技術］ 従来より、工場の自動生産ラインや医用機器、研究用機
器などの分野において、線形フィルタリングや非線形フ
ィルタリング、２値化１階調補正と言った種々の画像処
理が行われている。

これらの従来技術において、線形フィルタリングには積
和演算回路が用いられ、非線形フィルタリングはマイク
ロプロセッサ等によるソフトウェアで行われ、２値化１
階調補正といった画像処理はそれぞれ専用のハード、ウ
ェアが使用されていた。

［発明が解決しようとする課題］ しかしながら、上記従来の技術における画像処理装置で
は、以下のような解決すべき課題があった。

（１）積和演算を行う画像処理装置では、画像データに
対するフィルタリングの積和演算を高速に実行する機能
しか持たないことが多く、このため線形空間フィルタリ
ングでも２ｎ以外の除算を必要とするものや、積和演算
結果の比較選択や中心画素データの加算や除算を必要と
する非線形フィルタリングには使用することができず、
また、この種の画像処理装置は２値化や階調補正といっ
た処理にも適用できないものであり、汎用性に欠けてい
た。

（２）マイクロプロセッサ等のソフトウェアにより非線
形フィルタリングを行う画像処理装置にあっては、汎用
性や拡張性はあるか処理速度が遅く、画像処理の高速化
という要求に応えることができなかった。

本発明は、」二記課題を解決ケるために創案されたもの
で、種々の画像処理を高速にしかもシステムを複雑にす
ることなく実行できるように、汎用性を向８）−さ１ｉ
゛た画像処理装置を提供することを目的とする。

［課題を解決するための手段］ 」−記の目的を達成するための本発明の画像処理装置の
構成は、 画像情報に対して積和演算を行う複数の手段と、上記複
数の積和演算結果をそれぞれ絶対値化して比較選択する
手段と、 」二記画像情報の中心画素データに上記比較選択結果を
ｊ用算ずろ手段と、 ）−記加算結果に対しデータ変換を行う手段とを（ｉｔ
ｆｉえ）こことを特徴とする。

［作用］ 本発明は、従来の画像処理用積和演算手段を複数段（Ｊ
て並列処理によって高速で実行した後に、絶対値比較選
択手段と中心画素データの加算手段とデータ変換手段を
加えて、このデータ変換手段を種々に変えることにより
、汎用的に様々な線形。

非線形の空間フィルタリンクや２値化９階調補正といっ
た種々の画像処理を、ソフトウェアを主体とすることな
く高速に実行する。

［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図は本発明の一実施例の全体構成を示すブロツク図
である。本実施例の構成を説明ずろ前に非線形フィルタ
リンクのおよび線形フィルタリング原理について説明す
る。これらの空間フィルタリングは、画像に対（〜微分
、平滑化、エツジ強化。

線要素強調等を行うためのものである。

画像データを２次元配列で表し、Ｘ（ｉｊ）と渠る。ま
た非線形フィルタリングのイｉ：ｊ重係数配列をＷ”’
（ｋ、（り（ｎ＝０．−５−１、ｋ、１！＝０〜Ｎ−１
、ＮＸＮの大きさを１寺つ）とする。中心の画像の座標
が（Ｉ、Ｊ）であるようなＮＸＮの部分領域と荷重係数
配列Ｗ３″’（ｋｌりとの積和演算結果７．＋ｎ’（１
，Ｊ）は、Ｎ　＝　２　ｍ　＋１であるどき次式（１）
で表される。

Ｚ”’（１，Ｊ）＝：Ｅ！”　ｆ　Ｗ”’（ｋ＋ｍ、ｃ
＋ｍ）＊Ｘ（１＋に、Ｊ＋Ｃ）−（１−）ｋ＝−ｍ　　
−ｍ ここでいう非線形フィルタリンクとはＳ個の荷重係数配
列Ｗ”’（ｋ、ｆ２）（ｎ−０〜５−１）に対して、そ
のＳ個の積和演算結果Ｚ”’（Ｉ、Ｊ）の絶対値が最大
となる結果Ｚ（＋、、■）を選び、これに中心画素デー
タを加えて、除算を行うかあるい（Ｊそのままでフィル
タリング結果とする処理である。すなわち、座標（１，
Ｊ）に対する非線形フィルタリングの結果ｐ（５ｇは、
除数をＲ（整数）とするとき、 で得られる。ここで、Ａｂｓｏｌｕｔｅ　Ｖａｌｕｅ　
Ｍａｘ　［ａｔ、ａ２゜８ａ　、　”’　ａｔ、］どけ
引き敗ａ　ｔ　〜２Ｌ　＋１の絶対値１．、、ｌ。

ｌ　ａ２１．１　ａ３１、．１　ａｏｌの最大値がｌ　
ａｌｎｌ（１≦ｍ≦ｎ）、ずなわちＭａ　Ｘ　［ｌ　ａ
ｌｌ、　−。

ｌ　　ａｍｌ　、　　−，１ａｎｌ　］　＝　ｌ　　ａ
−ｌ　−（３）であったとき、Ａｂｓｏｌｕｔｅ　Ｖａ
ｌｕｅλｉａｘ［２Ｌ、、　　ａ２＋ａ−：Ｉ　、”’
　＋　ａ　ｎ］　　−ａ　１＋１　　・（４）をとる関
数であるとする。また、ここでいう線形フィルタリング
とは、ただ一つの荷重係数を持し、Ｆ　（１，Ｊ）＝Ｚ
”’（Ｉ、Ｊ）／Ｒ・・（５）で与えられろ３．４−１
記の２種類の空間フィルタリンクを実行４−るための装
置の構成をＳ＝４の場合を例にあげて説明する。

本実施例は、以下に述へる回路等を機能実現手段として
構成される。画像データ供給装置１は高速に積和演算回
路６〜９に画素データを供給する回路である。６〜９の
それぞれは従来からある積和演算回路であり、画素デー
タの中心画素（１゜Ｊ）に対する積和演算Ｚ”’（Ｉ、
Ｊ）すなわち（１）式で表される演算を行う回路である
。これら積和演算回路６〜９は、各々専用の荷重係数記
憶装置２〜５を持っており、この荷重係数記憶装置２〜
５から各々の荷重係数配列ｗ”’　（ｋ、（２）。

ｗ”ゝ（ｋ、　Ｑ）、Ｗ”　（ｋ、　Ｑ）、Ｗ”　（ｋ
、　Ｑ）が順序よく供給される。これにより一つの荷重
係数配列に対する積和演算を実行する方式とまったく同
じ画素データ供給方式でかつ同じ実行時間でそれぞれ異
なった複数の積和演算が処理できる。

ｌＯ〜１６は積和演算回路６〜９の出力の絶対値による
比較選択を行う回路で、ＬＵＴ（ルックアップテーブル
）による方式など様々な実現法が考えられるが、ここで
は組合わせ回路による簡単な構成例を挙げて説明する。

まず、絶対値化回路１０〜１３はｈ＋１ピットの２の補
数あるいは１の補数で表現されている積和演算回路６〜
９の出力を第２図に示す絶対値出力フォーマットに変換
する回路で、これは補数化回路を使うことにより簡単に
構成できるものである。

１４〜１６は、この絶対値フォーマットに伴う２つのデ
ータに対して、下位ｈビットの絶対値フィールドでの大
小比較を行い、大きい方のデータを符号ビットも含めて
、マルチプレクサでｈｌｌｌｌビット力出力比較選択回
路で、その例を第３図の比較選択回路の構成例に示す。

２３は２つの入力へ入力、Ｂ入力の下位ｈビットを大小
比較する大小比較回路（マクニヂコードコンパレータ）
で、そのａ＞ｂ出力はへ入力の下位ｈビットがＢ入力の
それより大きいどきｌとなる出力である。２４はｌ〕＋
１ヒツト２人カマルチプレクザで５ｅｌｅｃｔ′Ａ’が
１のときへ入力を出力する回路となっている。第１図に
戻り、以上のようにして積和演算回路６〜９の４つの積
和演算結果ｚｆＱｌ（ｒ、、■）〜Ｚ＋３＋（Ｈ，、Ｊ
）が比較選択され、比較選択回路１６からは１つの結果
が出力される。この出力はＡｂｓｏｌｕｔｅ　Ｖａｌｕ
ｅ　ｈｌａｘ　Ｚ”’　（１、、Ｊ）　、　　・Ｚ”’
　（Ｔ９．■）である。

１７は画素データ供給装置ｌからの中心画素デ−タを保
持し、上記一連の処理時間に合わせて入力された順序で
出力する中心画素バッファであり、シフトレジスタで構
成される。この中心画素バッファ１７は、比較選択回路
１６の出力に対応した中心画素Ｘ（Ｔ、Ｊ）を与えるた
めのものであり、積和演算回路６〜９．絶対値化回路Ｉ
Ｏ〜１３゜比較選択回路１４〜１６で構成されるパイプ
ライン段数と同じ段数とする。この１７の回路非線形フ
ィルタリング以外の処理を行う際は０を出力するように
設定できる構造を持つ。２０は、」１記比較選択回路１
６の出力Ｚ（Ｉ、Ｊ）とそれに対応する中心画素Ｘ（１
，Ｊ）を加算する中心画素データ加算回路であり、補数
化回路１８を介して比較選択回路Ｉ６の出力Ｚ（Ｉ、Ｊ
）のＭＳＢ（符号ビット）により、Ｚ（Ｔ、’Ｊ）とＸ
（Ｉ、、Ｊ）の加減算 Ｘ（Ｉｊ）＋Ａｂｓｏｌｕｔｅ　Ｖａｌｕｅ　Ｍａｘ　
Ｚ”’（１，Ｊ）・７”（１，Ｊ）を出力する。この出
力はマルチプレクサ２０を通してライタプルルックアッ
プテーブル（ＷＬＵＴ）２１のアドレス入力に送出され
る。

マルチプレクサ２０は、本装置が休止しているときに本
装置外のメインＣＰＵ２２からＷ　Ｌ　Ｕ　Ｔ２１に対
し書き込みを行う際、アドレス入力をメインＣＰＵ２２
側に切り換えるためのものてる。

ＷＬＵＴ２１はＲＡＭ　（ランダムアクセスメモリ）を
有し、上記の切り換えにより、メインＣＰＵ２２がデー
タ転送を行うことによって、その記憶内容を自由に変更
できる。上記のＲＡＭはＤピント２ｈ＋１ワード構成で
あり、■〕はフレームメモリの１画素のヒラ）−幅であ
る。ＷＬＵＴ２１はデータ変換手段の例でありこのＷＬ
ＵＴ２１に次のようなデータをメインＣＰＵ２２から与
えてお（づば除算の実行が可能である。すなわち、アド
レスＥ番地に対してＥ／Ｒ（Ｒは式（３）、（４）の除
数）なるデータを書きこむことで（３）式の非線形フィ
ルタリングの結果が算出できる。この結果は画素データ
出力装置２３からフレームメモリに戻される。

」二記のようにして、Ｓ＝４の非線形フィルタリングが
可能であるが、線形フィルタリンクに対してもまったく
同様な方式でかつ同じ処理速度で実行できる。すなわち
荷重係数記憶装置２〜５のうちの１つに荷重データ（Ｗ
ｌｋρを与える。例えば荷重係数記憶装置２のみに与え
るとして、積和演算回路６以外の出力はずべてＯとする
と、積和演算回路６の出力以外はＯであるため積和演算
回路６の出力が選択され、回路か一つのみの場合と同様
の機能を持つことになる。ただしこのとき、中心画素バ
ッファ１７の回路の出力をＯになるように設定を変える
。また、２値化や、階調変換といった処理を行う場合に
も の荷重係数配列を荷重記憶装置２〜５に与えてＷＬＵＴ
２＋の内容を書きかえろことで通常のしＵＴどして使用
てき、線形フィルタリンクも非線形フィルタリングと同
じ処理速度で実行できる。

またＷＬＵＴ２＋の内容を工夫することにより、非線形
フィルタリングと２値化の同時処理やその他特殊な処理
か一度でてきるようになる。絶対値化回路１０からマル
チプレクサ２０よでを例えば５段のパイプライン構成と
するのか好適であり、積和演算回路６〜９の性能を落と
すことなく画像処（Ｉ（ｌを行うことができろ。

なお、本発明の各機能手段は」−記実施例に限定されろ
ものではなく、種々の均舌な手段を用いて構成すること
かでき、本発明はその主旨に沿って種々に応用され、種
々に実施態様を取り得るものである。

［発明の効果］ 以上の説明で明らかなように、本発明の画像処理装置に
よれば、従来の画像処理用積和演詐手段を複数段Ｌｌた
後に、絶対値比較選択手段と中心画素加算手段と除算、
データ変換用のデータ変換手段を加えることで、積和演
算手段の持つ処理速度を落とすことなくかつシステム全
体を複雑化することなく、画像処理装置としての汎用性
を高めることがてきろ。１刀こ単に汎用性を高めろたり
てなく、例えば非線形フィルタリンクと２値化を一つの
ハードウェアで実行するという高機能性も持たせること
ができる。さらにデータ変換手段や荷重係数のデータを
外部（メインＣＰＵなど）からセットできる方式にして
おけば、この装置を複数個直列又は並列に用意すること
でさらに複雑なフィルタリングを高速に実行でき、柔軟
に構成を変えられる画像処理装置を提供することが可能
となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
絶対値出力フォーマット例を示す図、第３図は比較選択
回路の構成例を示す図である。 ６．７，８．９　　積和演算回路、１０．ＩＩ。 １２．１３・・絶対値化回路、１４．１５．１６・比較
選択回路、１９　中心画素データ加算回路、２１−・ラ
イタプルルックアップテーブル。

Claims (1)

【特許請求の範囲】
1. （１）画像情報に対して積和演算を行う複数の手段と、 上記複数の積和演算結果をそれぞれ絶対値化して比較選
   択する手段と、 上記画像情報の中心画素データに上記比較選択結果を加
   算する手段と、 上記加算結果に対しデータ変換を行う手段とを備えたこ
   とを特徴とする画像処理装置。