JPH01245552A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01245552A JPH01245552A JP7185888A JP7185888A JPH01245552A JP H01245552 A JPH01245552 A JP H01245552A JP 7185888 A JP7185888 A JP 7185888A JP 7185888 A JP7185888 A JP 7185888A JP H01245552 A JPH01245552 A JP H01245552A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- oxide film
- semiconductor substrate
- perforated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体装置の製造方法に係り、特に半導体上に
形成されるメモリーセル用溝型キャパシタの製造に好適
な方法に関する。
形成されるメモリーセル用溝型キャパシタの製造に好適
な方法に関する。
（従来の技術）
周知の如く、プレーナ型メモリーセルを微細化して高集
積化を図るには限界があり、メモリーセルとしての期待
される容量が得られない状況にある。そこでこれを解決
する方法として、半導体基板中に溝を形成し、その溝内
部をキャパシタとして用いる方法が提案されている。溝
の側壁部から底部に不純物を導入する方法として第２図
に示すように高エネルギーのイオンを斜め上方より注入
する方法がよく用いられている。加速されたイオンビー
ム１０２は、はぼ平行に溝１０１内部へ入射さ九て、側
壁部分内部へ注入される。溝内部の各表面と入射ビーム
のなす角が各表面の場所によって異なるため、濃度が高
いところと薄いところが生じてしまう。また、表面に対
して浅い入射角で入射されるイオンは溝に面した基板の
表面から浅い部分に集中して分布するが、後の熱酸化工
程などにおいて、表面近くの不純物がはぎ取られること
から、さらに不純物濃度が薄くなるという欠陥が生じる
。
積化を図るには限界があり、メモリーセルとしての期待
される容量が得られない状況にある。そこでこれを解決
する方法として、半導体基板中に溝を形成し、その溝内
部をキャパシタとして用いる方法が提案されている。溝
の側壁部から底部に不純物を導入する方法として第２図
に示すように高エネルギーのイオンを斜め上方より注入
する方法がよく用いられている。加速されたイオンビー
ム１０２は、はぼ平行に溝１０１内部へ入射さ九て、側
壁部分内部へ注入される。溝内部の各表面と入射ビーム
のなす角が各表面の場所によって異なるため、濃度が高
いところと薄いところが生じてしまう。また、表面に対
して浅い入射角で入射されるイオンは溝に面した基板の
表面から浅い部分に集中して分布するが、後の熱酸化工
程などにおいて、表面近くの不純物がはぎ取られること
から、さらに不純物濃度が薄くなるという欠陥が生じる
。
そこで、これを回避するためには、イオンの注入量、注
入エネルギーを高くしてやればよいが、イオンの注入量
、エネルギーが増すにつれて、半導体基板中でのイオン
の散乱に伴って生じる欠陥も増してしまう。この発生し
た欠陥を回復させるにも限度があり、キャパシタ性能の
限界となっていた。
入エネルギーを高くしてやればよいが、イオンの注入量
、エネルギーが増すにつれて、半導体基板中でのイオン
の散乱に伴って生じる欠陥も増してしまう。この発生し
た欠陥を回復させるにも限度があり、キャパシタ性能の
限界となっていた。
（発明が解決しようとする課題）
以上述べたように、イオン注入法により溝型キャパシタ
に不純物を導入する方法では、発生するダメージ量の問
題から注入量が制限される。そこで、製造方法を改良し
、高性能の溝型キャパシタを提供することを目的として
いる。
に不純物を導入する方法では、発生するダメージ量の問
題から注入量が制限される。そこで、製造方法を改良し
、高性能の溝型キャパシタを提供することを目的として
いる。
（課題を解決するための手段）
上記目的を達成するため、本発明の半導体装置の製造方
法は、半導体基板に形成された溝の斜め上方より低エネ
ルギーのイオンビームを入射する工程と、この工程を経
た後半導体エピタキシャル膜を前記溝内の半導体基板表
面上に形成する工程と、この工程で形成されたエピタキ
シャル膜を酸化する工程とからなるものである。
法は、半導体基板に形成された溝の斜め上方より低エネ
ルギーのイオンビームを入射する工程と、この工程を経
た後半導体エピタキシャル膜を前記溝内の半導体基板表
面上に形成する工程と、この工程で形成されたエピタキ
シャル膜を酸化する工程とからなるものである。
（作用）
本発明は上記の寸法によるので、低エネルギーで入射さ
れたイオンは、エネルギーが低いために、半導体基板中
におけるイオン散乱に伴う欠陥の発生は少ない。また、
入射されたイオンは極く表面に近いところに不純物分布
を形成するが、その後の工程でこの上にエピタキシャル
成長膜を形成するので、次の酸化工程においては、この
エピタキシャル膜のみが置換されることになり、不純物
の濃度低下を避けられる。このため、所望の濃度以上で
欠陥の少ない不純物層が形成されることになり、高性能
の溝型キャパシタが形成される。
れたイオンは、エネルギーが低いために、半導体基板中
におけるイオン散乱に伴う欠陥の発生は少ない。また、
入射されたイオンは極く表面に近いところに不純物分布
を形成するが、その後の工程でこの上にエピタキシャル
成長膜を形成するので、次の酸化工程においては、この
エピタキシャル膜のみが置換されることになり、不純物
の濃度低下を避けられる。このため、所望の濃度以上で
欠陥の少ない不純物層が形成されることになり、高性能
の溝型キャパシタが形成される。
（実施例）
以下、本発明による半導体装置の製造方法の一実施例を
図面を参照して説明する。第１図は本発明方法の一実施
例を説明する製造工程図である。
図面を参照して説明する。第１図は本発明方法の一実施
例を説明する製造工程図である。
第１図（ａ）ないしくｄ）はそれぞれ各製造工程におけ
る半導体装置の断面を表す。即ち、第１図（ａ）はまず
Ｐ型シリコン基板２０１上に熱酸化によりシリコン酸化
膜２０２を１０００人２次いで気相成長法により窒化シ
リコン膜２０３を２０００人、更にシリコン酸化膜２０
４を６０００人それぞれ順次形成する。更にこのシリコ
ン酸化膜２０４の上に有機レジスト膜２０５を形成する
。次に第１図（ｂ）に示すように光ｎ光及び現象技術に
よりレジスト膜２０５を１ｐ角に開口し、次に開口され
たレジスト膜２０５をマスクとして、公知の異方性反応
性エツチングによりシリコン酸化膜２０４を開口する。
る半導体装置の断面を表す。即ち、第１図（ａ）はまず
Ｐ型シリコン基板２０１上に熱酸化によりシリコン酸化
膜２０２を１０００人２次いで気相成長法により窒化シ
リコン膜２０３を２０００人、更にシリコン酸化膜２０
４を６０００人それぞれ順次形成する。更にこのシリコ
ン酸化膜２０４の上に有機レジスト膜２０５を形成する
。次に第１図（ｂ）に示すように光ｎ光及び現象技術に
よりレジスト膜２０５を１ｐ角に開口し、次に開口され
たレジスト膜２０５をマスクとして、公知の異方性反応
性エツチングによりシリコン酸化膜２０４を開口する。
ここでレジスト膜２０５を除去した後、開口したシリコ
ン酸化膜２０４をマスクとして、窒化シリコン２０３．
シリコン酸化膜２０２を開口し、さらに、シリコン裁板
２０１中に、深さ３．０μｓの溝２０６を形成する。こ
こでシリコン酸化膜２０４を除去した後、第１図（ｃ）
に示すように、開口されたシリコン基板の溝２０６に対
して、上部斜め方向より平行なヒ素（Ａｓ）イオンビー
２０７を１０ｋｅＶのエネルギーで方向を変えながら溝
内部へ入射する。
ン酸化膜２０４をマスクとして、窒化シリコン２０３．
シリコン酸化膜２０２を開口し、さらに、シリコン裁板
２０１中に、深さ３．０μｓの溝２０６を形成する。こ
こでシリコン酸化膜２０４を除去した後、第１図（ｃ）
に示すように、開口されたシリコン基板の溝２０６に対
して、上部斜め方向より平行なヒ素（Ａｓ）イオンビー
２０７を１０ｋｅＶのエネルギーで方向を変えながら溝
内部へ入射する。
その後、第１図（ｄ）に示すようにシリコン窒化膜２０
３を除去した後、エピタキシャル成長技術により、エピ
タキシャルシリコン膜２０８を２００人形成する。 こ
れをｔｏｏｏ℃の熱酸化により２００人の深さまでシリ
コン酸化膜にしてＡｓの深さ方向の分布を広げた後、シ
リコン酸化膜を除去し、さらにシリコン基板２０１を酸
化してゲート酸化膜を形成する。
３を除去した後、エピタキシャル成長技術により、エピ
タキシャルシリコン膜２０８を２００人形成する。 こ
れをｔｏｏｏ℃の熱酸化により２００人の深さまでシリ
コン酸化膜にしてＡｓの深さ方向の分布を広げた後、シ
リコン酸化膜を除去し、さらにシリコン基板２０１を酸
化してゲート酸化膜を形成する。
こうして、所望のキャパシタ用溝型不純物層を形成する
。
。
なお、上記実施例ではシリコン基板２０１の溝２０６に
形成された溝型キャパシタとしてのシリコンはエピタキ
シャル膜によるものであるが、これに限るものではなく
例えば、多結晶あるいは非結晶質シリコンなど他のあら
ゆるシリコン膜によっても同様の効果が期待できる。
形成された溝型キャパシタとしてのシリコンはエピタキ
シャル膜によるものであるが、これに限るものではなく
例えば、多結晶あるいは非結晶質シリコンなど他のあら
ゆるシリコン膜によっても同様の効果が期待できる。
以上述べたように、本発明によれば、半導体基板の溝内
部に所望の濃度以上で欠陥の少ない不純物層が形成され
、高性能のキャパシタを実現することが可能となる。
部に所望の濃度以上で欠陥の少ない不純物層が形成され
、高性能のキャパシタを実現することが可能となる。
第１図の（ａ）ないしくｄ）は本発明による半導体装置
の製造方法の一実施例を示すものでぞれそれの製造工程
における断面図、第２図は半導体基板の開口部分にイオ
ンを注入する方法を示す断面図である。 ２０１−半導体基板 ２０２・・・シリコン熱酸化膜
２０３・・・シリコン窒化膜 ２０４・・・シリコン酸
化膜２０５・・・有機レジスト膜 ２０６・・・溝部２
０７・・・注入されるイオンビーム ２０８・・・シリコンエピタキシャル膜代理人 弁理士
則 近 憲 佑 同 松山光之 （α）（ｂ） （Ｃ） 社）第 １
＠
の製造方法の一実施例を示すものでぞれそれの製造工程
における断面図、第２図は半導体基板の開口部分にイオ
ンを注入する方法を示す断面図である。 ２０１−半導体基板 ２０２・・・シリコン熱酸化膜
２０３・・・シリコン窒化膜 ２０４・・・シリコン酸
化膜２０５・・・有機レジスト膜 ２０６・・・溝部２
０７・・・注入されるイオンビーム ２０８・・・シリコンエピタキシャル膜代理人 弁理士
則 近 憲 佑 同 松山光之 （α）（ｂ） （Ｃ） 社）第 １
＠
Claims (1)
- 半導体基板に形成された溝の斜め上方より低エネルギ
ーのイオンビームを入射する工程と、この工程を経た後
半導体エピタキシャル膜を前記溝内の半導体基板表面上
に形成する工程と、この工程で形成されたエピタキシャ
ル膜を酸化する工程とからなることを特徴とした半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7185888A JPH01245552A (ja) | 1988-03-28 | 1988-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7185888A JPH01245552A (ja) | 1988-03-28 | 1988-03-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01245552A true JPH01245552A (ja) | 1989-09-29 |
Family
ID=13472644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7185888A Pending JPH01245552A (ja) | 1988-03-28 | 1988-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01245552A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0492473A (ja) * | 1990-08-07 | 1992-03-25 | Semiconductor Energy Lab Co Ltd | 縦チャネル型絶縁ゲイト型電界効果半導体装置の作製方法 |
-
1988
- 1988-03-28 JP JP7185888A patent/JPH01245552A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0492473A (ja) * | 1990-08-07 | 1992-03-25 | Semiconductor Energy Lab Co Ltd | 縦チャネル型絶縁ゲイト型電界効果半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4925805A (en) | Method of manufacturing a semiconductor device having an SOI structure using selectable etching | |
| US4103415A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| JPS63140581A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH0571128B2 (ja) | ||
| FR2586860A1 (fr) | Dispositif semi-conducteur mos a structure d'isolement perfectionnee et son procede de preparation. | |
| JPH01125935A (ja) | 半導体装置の製造方法 | |
| US5372950A (en) | Method for forming isolation regions in a semiconductor memory device | |
| JPS60189971A (ja) | 半導体装置の製造方法 | |
| JPS62142318A (ja) | 半導体装置の製造方法 | |
| US5516716A (en) | Method of making a charge coupled device with edge aligned implants and electrodes | |
| JPH0797625B2 (ja) | 半導体記憶装置 | |
| EP0276292A1 (en) | METHOD FOR PRODUCING STACKED MOS STRUCTURES. | |
| US4169270A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| KR100231962B1 (ko) | 비트라인 사이의 리치스루우 및 비트라인의 인터럽션에 대한 면역성을 제공하는 고밀도로 적층된 분할 게이트 eprom 셀 | |
| CA1157964A (en) | Self-aligned mos fabrication | |
| JPH01245552A (ja) | 半導体装置の製造方法 | |
| CN101512752A (zh) | 在浅沟槽隔离拐角处的注入 | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| US5350700A (en) | Method of fabricating bipolar transistors with buried collector region | |
| JPH0482180B2 (ja) | ||
| JPH03139826A (ja) | 半導体装置の製造方法 | |
| KR900005871B1 (ko) | 반도체 메모리소자의 제조방법 | |
| US3917491A (en) | Methods for fabricating resistant MOS devices | |
| RU2096865C1 (ru) | Способ изготовления кремний на изоляторе структур | |
| JP3253846B2 (ja) | 半導体装置およびその製造方法 |