JPH01248510A - 半導体チップおよびこの半導体チップを用いた半導体装置 - Google Patents
半導体チップおよびこの半導体チップを用いた半導体装置Info
- Publication number
- JPH01248510A JPH01248510A JP63077575A JP7757588A JPH01248510A JP H01248510 A JPH01248510 A JP H01248510A JP 63077575 A JP63077575 A JP 63077575A JP 7757588 A JP7757588 A JP 7757588A JP H01248510 A JPH01248510 A JP H01248510A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- semiconductor
- semiconductor device
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体チップおよびこの半導体チップを用い
たプラスチックパッケージ型の半導体装置に関する。
たプラスチックパッケージ型の半導体装置に関する。
従来の技術
従来、樹脂モールドによる１チツプＬＳＩの実装法とし
ては、第３図に示すようにリードフレーム１１のダイア
タッチ部１２の上に半導体チップ１３をＡＵ−Ｓ；共晶
あるいはＡ（Ｊペーストなどの接着材によりマウントし
た後、半導体チップ１３の端子とリードフレーム１１の
リード部１１ａの端子間をワイヤボンディングし、その
後、半導体チップ１３をマウントしたリードフレーム１
１を金型にセットし、樹脂１４を注入し、半導体チップ
１３をモールドして第４図に示すようなプラスチックパ
ッケージ型の半導体装置を形成するものである。第４図
は樹脂モールド後の第３図Ｂ−Ｂ断面図である。
ては、第３図に示すようにリードフレーム１１のダイア
タッチ部１２の上に半導体チップ１３をＡＵ−Ｓ；共晶
あるいはＡ（Ｊペーストなどの接着材によりマウントし
た後、半導体チップ１３の端子とリードフレーム１１の
リード部１１ａの端子間をワイヤボンディングし、その
後、半導体チップ１３をマウントしたリードフレーム１
１を金型にセットし、樹脂１４を注入し、半導体チップ
１３をモールドして第４図に示すようなプラスチックパ
ッケージ型の半導体装置を形成するものである。第４図
は樹脂モールド後の第３図Ｂ−Ｂ断面図である。
発明が解決しようとする課題
近年、微細加工技術の進歩により、ＬＳＩチップの集積
度が向上し、ＬＳＩチップ自身が大チップ化の方向にあ
るが、モールド樹脂１４の大きさは従来と同じである。
度が向上し、ＬＳＩチップ自身が大チップ化の方向にあ
るが、モールド樹脂１４の大きさは従来と同じである。
すなわち、ＩＣパッケージの大きさは従来の規格に従う
ものであるが、半導体チップ１３のサイズのみが大きく
なったため、モールド樹脂１４と半導体チップ１３の熱
膨張率の相違により、従来では生じなかったような、樹
脂モールド部のクラックまたは半導体チップ上のパター
ンシフト、ワイヤ断線などが発生する不都合が生じた。
ものであるが、半導体チップ１３のサイズのみが大きく
なったため、モールド樹脂１４と半導体チップ１３の熱
膨張率の相違により、従来では生じなかったような、樹
脂モールド部のクラックまたは半導体チップ上のパター
ンシフト、ワイヤ断線などが発生する不都合が生じた。
本発明は、このような問題を解決するもので、上記熱膨
張率の相違により発生する不都合を解消した半導体チッ
プおよび半導体装置の提供を目的とするものである。
張率の相違により発生する不都合を解消した半導体チッ
プおよび半導体装置の提供を目的とするものである。
課題を解決するための手段
上記課題を解決するために本発明は、半導体チップの周
辺部に消を設けたものである。また本発明の半導体装置
は上記半導体チップを樹脂封止したものである。
辺部に消を設けたものである。また本発明の半導体装置
は上記半導体チップを樹脂封止したものである。
作用
上記構成により、半導体チップに設けた溝に樹脂がくい
込み、樹脂と半導体チップ間に生じる応力のミスマツチ
ングを緩和するように作用し、樹脂モールド部のクラッ
クや半導体チップ上のパターンシフト、ワイヤ断線など
は発生しなくなる。
込み、樹脂と半導体チップ間に生じる応力のミスマツチ
ングを緩和するように作用し、樹脂モールド部のクラッ
クや半導体チップ上のパターンシフト、ワイヤ断線など
は発生しなくなる。
実施例
以下、本発明の一実施例を図面に基づき説明する。
第１図は本発明の一実施例を示すモールド前の半導体装
置の平面図である。第１図において、１はリードフレー
ム２のダイアタッチ部３の上にＡｕ−３ｉ共晶あるいは
Ａｇペーストなどの接着材によりマウントされた半導体
チップで、従来のものより大型化されている。この半導
体チップ１の周辺部上面には凹形の渭４が形成されてい
る。
置の平面図である。第１図において、１はリードフレー
ム２のダイアタッチ部３の上にＡｕ−３ｉ共晶あるいは
Ａｇペーストなどの接着材によりマウントされた半導体
チップで、従来のものより大型化されている。この半導
体チップ１の周辺部上面には凹形の渭４が形成されてい
る。
５は半導体チップ１の端子とリードフレーム２のリード
部２ａの端子との間をワイヤボンディングにより接続す
るリードワイヤである。６は第２図に示すようにこれら
をモールドした樹脂で、第１図における点線部はモール
ドされた樹脂６の外形を示す、この樹脂６には、半導体
チップ１の涌４にくい込むことによりその位置に突部７
が形成される。
部２ａの端子との間をワイヤボンディングにより接続す
るリードワイヤである。６は第２図に示すようにこれら
をモールドした樹脂で、第１図における点線部はモール
ドされた樹脂６の外形を示す、この樹脂６には、半導体
チップ１の涌４にくい込むことによりその位置に突部７
が形成される。
上記構成によれば、半導体チップ１の？ＩＩ４と樹脂６
の突部７とが係合するため、熱膨張率の相違により半導
体チップ１と樹脂６との相対的なずれが防止される。し
たがって樹脂６と半導体チップ１の間に生じる応力のミ
スマツチングを緩和するように作用し、樹脂モールド部
のクラックや半導体チップ１のパターンシフト、ワイヤ
断線などの発生は防止される。
の突部７とが係合するため、熱膨張率の相違により半導
体チップ１と樹脂６との相対的なずれが防止される。し
たがって樹脂６と半導体チップ１の間に生じる応力のミ
スマツチングを緩和するように作用し、樹脂モールド部
のクラックや半導体チップ１のパターンシフト、ワイヤ
断線などの発生は防止される。
なお、渭４の位置は半導体チップ１の周辺部に近い箇所
はど効果があり、消４の断面形状は角形状、Ｖ字状、円
弧状、などいずれでもよく、消４の形状や深さなどは効
果が大きくなるように選択するとよい。
はど効果があり、消４の断面形状は角形状、Ｖ字状、円
弧状、などいずれでもよく、消４の形状や深さなどは効
果が大きくなるように選択するとよい。
発明の詳細
な説明したように、本発明によれば半導体チップの周辺
部に溝を設けたため、樹脂と半導体チップ間にかかる応
力のミスマツチングを緩和するように作用し、半導体チ
ップが大型化しても樹脂モールドクラックや半導体チッ
プ上のパターンシフト、ワイヤ断線などの発生を防ぐこ
とができる。
部に溝を設けたため、樹脂と半導体チップ間にかかる応
力のミスマツチングを緩和するように作用し、半導体チ
ップが大型化しても樹脂モールドクラックや半導体チッ
プ上のパターンシフト、ワイヤ断線などの発生を防ぐこ
とができる。
第１図は本発明の一実施例を示す樹脂モールド前の半導
体装置の平面図、第２図は樹脂モールド後の同半導体装
置の第１図におけるＡ−Ａ断面図、第３図は従来の樹脂
モールド前の半導体装置の平面図、第４図は従来樹脂モ
ールド後の半導体装置の第３図におけるＢ−Ｂ断面図で
ある。 １・・・半導体チップ、２・・・リードフレーム、３・
・・ダイアタッチ部、４・・・清、５・・・リードワイ
ヤ、６・・・樹脂、７・・・突部。 代理人 森 本 義 弘 第１図 第２図 第３図 第４図 １’；） ／４
体装置の平面図、第２図は樹脂モールド後の同半導体装
置の第１図におけるＡ−Ａ断面図、第３図は従来の樹脂
モールド前の半導体装置の平面図、第４図は従来樹脂モ
ールド後の半導体装置の第３図におけるＢ−Ｂ断面図で
ある。 １・・・半導体チップ、２・・・リードフレーム、３・
・・ダイアタッチ部、４・・・清、５・・・リードワイ
ヤ、６・・・樹脂、７・・・突部。 代理人 森 本 義 弘 第１図 第２図 第３図 第４図 １’；） ／４
Claims (1)
- 【特許請求の範囲】 １、周辺部に溝を有する半導体チップ。 ２、請求項１記載の半導体チップが樹脂封止されてなる
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63077575A JPH01248510A (ja) | 1988-03-29 | 1988-03-29 | 半導体チップおよびこの半導体チップを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63077575A JPH01248510A (ja) | 1988-03-29 | 1988-03-29 | 半導体チップおよびこの半導体チップを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01248510A true JPH01248510A (ja) | 1989-10-04 |
Family
ID=13637797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63077575A Pending JPH01248510A (ja) | 1988-03-29 | 1988-03-29 | 半導体チップおよびこの半導体チップを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01248510A (ja) |
-
1988
- 1988-03-29 JP JP63077575A patent/JPH01248510A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773878A (en) | IC packaging lead frame for reducing chip stress and deformation | |
| US6177724B1 (en) | Semiconductor device | |
| US8592961B2 (en) | Method of manufacturing a semiconductor device | |
| US5289033A (en) | Packaging of semiconductor chips with resin | |
| JP2001015668A (ja) | 樹脂封止型半導体パッケージ | |
| US5214846A (en) | Packaging of semiconductor chips | |
| US5119171A (en) | Semiconductor die having rounded or tapered edges and corners | |
| JP4611569B2 (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPS6232622A (ja) | 半導体装置用樹脂封止金型 | |
| KR0152574B1 (ko) | 단차 가공된 다이 패드 부분을 갖는 리드 프레임 | |
| JPH06196609A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| KR100304922B1 (ko) | 리드프레임및이를이용한반도체패키지 | |
| JP3345759B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| KR200165742Y1 (ko) | 반도체 패키지 | |
| KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
| KR200292411Y1 (ko) | 스몰 다이패드 패키지용 리드프레임 | |
| KR200301289Y1 (ko) | 풀팩 타입 트랜지스터의 리드프레임 및 패키지 구조 | |
| JPH0412681Y2 (ja) | ||
| KR20010037241A (ko) | 반도체패키지 및 그 제조 방법 | |
| JPH02202042A (ja) | 樹脂封止型半導体装置 | |
| KR100268922B1 (ko) | 반도체패키지및그제조방법 | |
| KR200141125Y1 (ko) | 리드프레임의 구조 |