JPH01249456A - プリンタ装置 - Google Patents
プリンタ装置Info
- Publication number
- JPH01249456A JPH01249456A JP7848388A JP7848388A JPH01249456A JP H01249456 A JPH01249456 A JP H01249456A JP 7848388 A JP7848388 A JP 7848388A JP 7848388 A JP7848388 A JP 7848388A JP H01249456 A JPH01249456 A JP H01249456A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- bitmap memory
- map memory
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリンタ装置に関し、特に電子写真プリンタに
おける印字データをビットマツプメモリに展開する方式
に関する。
おける印字データをビットマツプメモリに展開する方式
に関する。
従来の電子写真プリンタは第４図に示すように、ライト
データレジスタ４０．ビットアドレスレジスタ４１．シ
フト回路４２．ライトデータマスクパターン発生回路４
３．リードデータマスクパターン発生回路４４．リード
データレジスタ４５． ＡＮＤゲート４６゜４７、 Ｏ
Ｒゲート４８とを有し、印字データをビットマツプメモ
リに展開する方法として、第４図のようにライトするデ
ータをシフト回路４２でビットアドレス分シフトしてマ
スクしたデータと、リードしてきたデータをマスクした
データとをＯＲをとって。
データレジスタ４０．ビットアドレスレジスタ４１．シ
フト回路４２．ライトデータマスクパターン発生回路４
３．リードデータマスクパターン発生回路４４．リード
データレジスタ４５． ＡＮＤゲート４６゜４７、 Ｏ
Ｒゲート４８とを有し、印字データをビットマツプメモ
リに展開する方法として、第４図のようにライトするデ
ータをシフト回路４２でビットアドレス分シフトしてマ
スクしたデータと、リードしてきたデータをマスクした
データとをＯＲをとって。
ビットマツプメモリに展開するというリードモディファ
イライトの方法をとっていた。
イライトの方法をとっていた。
上述した従来のプリンタ装置ではビットマツプメモリに
印字データを展開するのに、常にリードモディファイラ
イトを行っていた。この方法によれば、１ワードデータ
を展開するのに１回データを読み込むという無駄な時間
がかかっていた。
印字データを展開するのに、常にリードモディファイラ
イトを行っていた。この方法によれば、１ワードデータ
を展開するのに１回データを読み込むという無駄な時間
がかかっていた。
本発明の目的は前記課題を解決したプリンタ装置を提供
することにある。
することにある。
上記目的を達成するため、本発明のプリンタ装置におい
ては、電子写真プリンタのビットマップメモリに展開す
る印字データを格納するデータレジスタと、ビットマツ
プメモリのビットアドレスを格納するビットアドレスレ
ジスタと、デコーダ、ＮＡＮＤゲート、ＯＲゲートとを
有し、ライトオンリーでビットマツプメモリ上に印字デ
ータをビット毎に展開可能としたものである。
ては、電子写真プリンタのビットマップメモリに展開す
る印字データを格納するデータレジスタと、ビットマツ
プメモリのビットアドレスを格納するビットアドレスレ
ジスタと、デコーダ、ＮＡＮＤゲート、ＯＲゲートとを
有し、ライトオンリーでビットマツプメモリ上に印字デ
ータをビット毎に展開可能としたものである。
次に本発明について図面を参照して説明する。
第１図は本発明のプリンタ装置における制御部の全体ブ
ロック図である。
ロック図である。
１は印字データを編集するｃｐｕ、２はＣＰＵ １のＦ
／Ｗを格納するＲＯＭ、 ３はＣＰＵ １がワークエ
リアとして使うＲＡＭ、４はビットマツプメモリを制御
するブロック、５はビットマツプメモリである。
／Ｗを格納するＲＯＭ、 ３はＣＰＵ １がワークエ
リアとして使うＲＡＭ、４はビットマツプメモリを制御
するブロック、５はビットマツプメモリである。
第２図は本発明の実施例を示す図、第３図は本発明のビ
ットマツプメモリを制御するブロック４の詳細図である
。
ットマツプメモリを制御するブロック４の詳細図である
。
６はビットマツプメモリ、７はビットマツプメモリ６に
展開するデータを格納するデータレジスタ、８はビット
マツプメモリ６のビットアドレスを格納するビットアド
レスレジスタ、９はデコーダ、１０はＮＡＮＤゲート、
１１はＯＲゲート、１２はビットマツプメモリを構成す
るＤＲＡＭである。
展開するデータを格納するデータレジスタ、８はビット
マツプメモリ６のビットアドレスを格納するビットアド
レスレジスタ、９はデコーダ、１０はＮＡＮＤゲート、
１１はＯＲゲート、１２はビットマツプメモリを構成す
るＤＲＡＭである。
今、ビットマツプメモリ６のアドレスＸ番地のビットア
ドレス５ビツト目から’１２３）１’というデータを展
開する例を示す。
ドレス５ビツト目から’１２３）１’というデータを展
開する例を示す。
まず、データレジスタフに’０１２３Ｈ’ を、ビット
アドレスレジスタ８に１４Ｈ′をセットしておく。
アドレスレジスタ８に１４Ｈ′をセットしておく。
ビットアドレスがデコーダ９を通ることによりＮＡＮＤ
ゲート１０で１５ケある内、上から４ケのＮＡＮＯゲー
トから％１′が出力され、ロウアクティブの１Ｂ”とＯ
Ｒをとって、データＤＩ５〜ＤＯに対応する１６ケのＤ
ＲＡＭの内、上の４ケの０１５〜０１２に対応するＤＲ
ＡＭの房をディセーブル状態にすることにより、ライト
オンリーで、下位１２ビツトのデータ″１１２３Ｈ’だ
けをビットマツプメモリに展開できる。
ゲート１０で１５ケある内、上から４ケのＮＡＮＯゲー
トから％１′が出力され、ロウアクティブの１Ｂ”とＯ
Ｒをとって、データＤＩ５〜ＤＯに対応する１６ケのＤ
ＲＡＭの内、上の４ケの０１５〜０１２に対応するＤＲ
ＡＭの房をディセーブル状態にすることにより、ライト
オンリーで、下位１２ビツトのデータ″１１２３Ｈ’だ
けをビットマツプメモリに展開できる。
以上説明したように本発明はライトオンリーでビットマ
ツプメモリに印字データを展開することができるので、
１回データを読み込むという無駄な時間を省くことがで
き、高速に印字データをビットマツプメモリに展開でき
るという効果がある。
ツプメモリに印字データを展開することができるので、
１回データを読み込むという無駄な時間を省くことがで
き、高速に印字データをビットマツプメモリに展開でき
るという効果がある。
第１図は本発明のプリンタ装置の制御部の全体ブロック
図、第２図は本発明の実施例を示した図、第３図は本発
明のビットマツプメモリを制御する詳細ブロック図、第
４図は従来のビットマツプメモリを制御するブロック図
である。 １−ＣＰ Ｕ ２ ・ＣＰＵのＦ／Ｖを格納
するＲＯＭ３・・・ＣＰＵがワークエリアとして使うＲ
ＡＭ４・・・ビットマツプメモリを制御するブロック５
．６・・・ビットマツプメモリ
図、第２図は本発明の実施例を示した図、第３図は本発
明のビットマツプメモリを制御する詳細ブロック図、第
４図は従来のビットマツプメモリを制御するブロック図
である。 １−ＣＰ Ｕ ２ ・ＣＰＵのＦ／Ｖを格納
するＲＯＭ３・・・ＣＰＵがワークエリアとして使うＲ
ＡＭ４・・・ビットマツプメモリを制御するブロック５
．６・・・ビットマツプメモリ
Claims (1)
- （１）電子写真プリンタのビットマップメモリに展開す
る印字データを格納するデータレジスタと、ビットマッ
プメモリのビットアドレスを格納するビットアドレスレ
ジスタと、デコーダ、ＮＡＮＤゲート、ＯＲゲートとを
有し、ライトオンリーでビットマップメモリ上に印字デ
ータをビット毎に展開可能としたことを特徴とするプリ
ンタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7848388A JPH01249456A (ja) | 1988-03-31 | 1988-03-31 | プリンタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7848388A JPH01249456A (ja) | 1988-03-31 | 1988-03-31 | プリンタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01249456A true JPH01249456A (ja) | 1989-10-04 |
Family
ID=13663237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7848388A Pending JPH01249456A (ja) | 1988-03-31 | 1988-03-31 | プリンタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01249456A (ja) |
-
1988
- 1988-03-31 JP JP7848388A patent/JPH01249456A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09219094A (ja) | メモリ、メモリサブシステム、メモリ装置およびメモリシステムアドレス方法 | |
| JPH01249456A (ja) | プリンタ装置 | |
| JP2502530B2 (ja) | 印字装置 | |
| US6425020B1 (en) | Systems and methods for passively transferring data across a selected single bus line independent of a control circuitry | |
| JPS58146089A (ja) | デコ−ダ | |
| JPS6232832B2 (ja) | ||
| JPH0676565A (ja) | 半導体記憶装置 | |
| JPS63104156A (ja) | 情報処理装置 | |
| JPS62260240A (ja) | デ−タ転送装置 | |
| JPH0922596A (ja) | フラッシュメモリ装置 | |
| JPS60134334A (ja) | 印字制御方式 | |
| JPS6058493B2 (ja) | 情報処理装置 | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPH05282858A (ja) | 半導体メモリ装置 | |
| JPH04225424A (ja) | 表示制御回路 | |
| JPH0393948U (ja) | ||
| JPS63279382A (ja) | 表示制御装置 | |
| JPS61250750A (ja) | メモリ書込み方法 | |
| JPH0427590B2 (ja) | ||
| JPS61157955A (ja) | タグ制御方式 | |
| JPS627700U (ja) | ||
| JPH01210356A (ja) | データの縦横変換方式 | |
| JPH0527944A (ja) | データ書き込み・送出装置 | |
| JPS61116559A (ja) | 印刷装置 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 |