JPH01250128A - 並列配列のディスク駆動機構を用いた記憶システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のウィンチェスタ−（Ｗｉｎｃｈａｓｔ
ｅｒ）型ディスク駆動機構を用いたディジタルデータ記
憶システムに関する。

〔従来の技術〕

ディジタルデータ記憶システム分野においては、５．２
５インチウィンチエスター型ディスク駆動機構が広く用
いられ、その寸法は８２．５５ｍｍ（３，２５インチ）
ｘ１４６．０５ｍ＋ｍ（５，７５インチ）ｘ２０３．２
ｍ＋ａ（８，０インチ）に標準化されている。

この機構のユニットの記憶容量は増加する一方であって
、本発明の譲受人であるマイクロポリス（Ｍｉｃｒｏｐ
ｏｌｉｓ）社の製造による１５００シリーズにおいては
、現在３５０メガバイトの記憶容量を有するものであり
、比較的近い将来において、この容量は少なくとも倍化
されるものと思われる。因みに。

ディジタル情報における１バイトには、情報を２進数に
よる数値すなわちビットで表した場合の８ビット分が含
まれるものとされている。したがって、１メガバイトと
は８百万ビットのことであり、１ギガバイトとは８０億
ビットのディジタル情報が含まれることになる。

５．２５インチウィンチエスター型ディスク駆動機構は
、生産量が相当に高いため、１メガバイトあたりの価格
が妥当な程度にまで低下してきているが、１０．５イン
チあるいは１４インチ並列ヘッド式ウィンチェスタ−型
ディスク駆動機構によって典型的に達成されるような、
更に高いデータ転送率をともなう更に高い記憶容量にお
いては、１メガバイトあたりの価格が相当に高く、５．
２５インチディスク駆動機構のそれの少なくとも２．３
倍となってしまっている。

信頼性を高め、あるいは、記憶容量を拡大するためには
、従来、２個以上のウィンチェスタ−型ディスク駆動機
構の併用が提案されている０例えば、　１９７５年３月
４日付は米国特許公報筒７９３２，００５号、１９７１
年１１月２３日認可米国特許第３，６２３，０１４号、
および、１９８５年ｌＯ月２日公開のヨーロッパ特許出
願筒８５４００４９３．０４号公開番号第１５６，７２
４などを参照されたい。

上記の前２者においては、基本的には、２個のウィンチ
ェスタ−型ディスク駆動機構を用いて記憶情報を倍化し
、信頼性の増大を図っている。ヨーロッパ特許公報にお
いては、システムの実態が不明確であるが、数個のウィ
ンチェスタ−型ディスク駆動機構を用い、連続するビッ
トによる入力データを、別々の記憶システムに発送する
ことを提案しているように思われる。数個のウィンチェ
スタ−型ディスク駆動機構によるユニットは同期してお
らず、したがって、データのアクセス時間に遅れが追加
されることも指摘される。

〔発明が解決しようとする課題〕

本発明は、現在生産中のシステムに比して、１メガバイ
トあたりの価格が相当に低い、大規模かつ高データ転送
率の記憶システムの実現を主目的とするものである。

従来の技術における構成に比して、本発明の主目的は、
データのアクセス時間を短縮し、信頼性、大容量、高デ
ータ転送率、および、比較的安価な記憶システムを実現
することである。

〔課題を解決するための手段〕

本発明は、ある観点においては、少なくとも３個以上の
標準仕様の市販ディスク駆動機構を、あたかも１個の装
置のように作動させるものであり、ディスク駆動機構の
各々に対して、１個のデータ書式付は機構と、別にマス
ター制御機構１個を用いて、連続するバイト（すなわち
ビット群）による情報を、１個を除くすべての連続する
ディスク駆動機構に発送させ、かつ、１個のディスク駆
動機構をパリティ−チェック用記憶装置として働かせて
、これを実現している。

本発明の重要な特徴は、多数のディスク駆動機構へのデ
ータの並列的な転送であり、これによって、システムの
データ転送率を増大させている。

本発明の他の観点によれば、すべてのディスク駆動機構
を同期させて作動させるものであり、これは、マスター
制御機構の主軸同期回路から同期信号を各ディスク駆動
機構に発信しシその結果、すべてのディスクが実質的に
同時に回転し、いずれか１個のディスク駆動機構の故障
が他のディスク駆動機構の同期に影響を及ぼさないよう
にすることにより実現されている。

更に、本発明の他の観点によれば、すべてのディスク駆
動機構は、各ディスク駆動機構に付随するディスク駆動
書式付は機構とともに、トラック上で横に並べてハウジ
ングに物理的に取り付けられ、しかも、この組み合わせ
の各々は、ハウジング内部において噛み合わせコネクタ
の内外へと滑動することができ、その結果１個々のディ
スク駆動機構および付随ディスク駆動書式付は機構は、
ユニットの１個を引き出し、新しいユニットをその場合
に滑り込ませることによって容易に交換し、新ユニット
を作動させることができる。

更に、故障状態の表示のための制御および信号作動回路
が備えられており、たとえ１個のディスク駆動機構が完
全に作動不能に陥っても、パリティ−チェックディスク
駆動機構からのパリティ−情報を用いてシステムの作動
が継続できる６回路は、システムの作動を中断すること
なく、故障ディスク駆動機構の除去および新ディスク駆
動機構との交換もできる。

更に他の特徴として、本発明においては、新ディスク駆
動機構が故障したディスク駆動機構と置き換えられた場
合に、システムの接続状態を保ったまま、あるいは、他
の作業を行わずに、データの再生を行うことができる。

更に、本発明の他の観点は、標準仕様の小規模コンピュ
ータシステムインターフェース（ＳＣＳＩ）のバスおよ
びデータシステムを用いて、本発明の記憶システムのマ
スター制御機構に上位コンピュータを接続することに関
するものであって、上位コンピュータとの接続の遅延は
、５Ｃ５Ｉ命令がすべて処理されるまですべての作業を
遅延させる代わりに、初めに５Ｃ５Ｉ命令のデータ転送
に係わる部分だけを処理し、次いで、ヘッドの位置決め
に関する情報を、ディスク駆動機構にリレーすることに
よって最小にされている。

更に本発明の別の特徴は、信号ランプ、英数字表示機構
、および制御用鍵盤による構成にある。

本発明の実施例に明らかなように、記憶システム全体に
は前部カバーが取り付けられているが、これを通して、
発光ダイオードをこれに用いることのできる信号ランプ
が視認できる。

システムに故障がなく、適正に作動していれば、信号ラ
ンプにその行表示されるが、故障が発生した場合は、シ
ステム前面の表縁すなわち前部カバーを取り外して、制
御盤を露出させることができる。スペース節約のため、
制御盤、信号ランプ、およびこれに付随するプリント配
線回路盤は回転式に取り付けられ、ディスク駆動機構の
交換を妨げにならぬよう回転させることができる。

このようにせずに、制御盤を該ユニットの前面かバーの
上に設置することも、あるいは、ディスク駆動機構の交
換の妨げにならぬような別の場所に取り付けることもで
きる。

制御盤には、システムが故障診断モードにある場合に、
検査命令をこれに送るためのディジタル式鍵盤を備える
ことができる。

故障の内容、診断検査の結果、および類似の情報を視覚
的に表示するために、制御盤には発光ダイオードによる
表示機構を取り付けることもできる。

〔作　用〕

本発明によるシステムの利点には、次の様なものがある
。

１、システム全体の故障にいたる平均時間は６５　、０
００時間と見積られ、信頼度が高いこと、電力供給機構
およびマスター制御機構を除くディスク駆動機構本体に
ついては、故障前平均時間（ＮｒＢＦ）は１４０万時間
と見積られる。

２、　ディスク駆動機構に主軸同期性を持たせた結果、
情報の単位時間あたり処理量が高いこと。

３、標準仕様の量産型５．２５インチディスク駆動機構
を用いているため、メガバイトあたりの記憶コストが低
いこと。

４、部分的には、５Ｃ５Ｉ書式付は命令に含まれる初期
データ転送情報に対する応答が速いため、上位コンピュ
ータの命令に対する応答速度が速いこと。

５、　システムが接続されたまま、その作動を中断する
ことなく、故障あるいは作動不良のディスク駆動機構を
交換し、データ再生ができること。

６、　システムのデータ転送率が相対的に高く、５連デ
ィスク駆動機構のシステム配置を用いた場合は毎秒５メ
ガバイト、１０連ディスク駆動機構のシステム配置の場
合は毎秒１０メガバイトであること。

７、　各ディスク駆動機構内の情報は完全なデータの断
片であるに過ぎず、それ自体は無意味なものであるので
、システムは、いかなる余分なコストあるいは代償を伴
うことなく自然なコード化ができること。

その余の目的、特徴、および利点については、以下の図
面を用いた実施例において明らかとなるはずである。

〔実施例〕

実施例を、図面を参照して説明する。

第１図は１本発明の詳細な説明するためのブロック線図
である。第２図ＡおよびＢは、ともに、第１図のシステ
ムの物理的な構成を示す分解組立て図である。第３図は
、第１図および第２図のシステムに含まれる制御および
信号表示盤の拡大図である。第４図は、第１図および第
２図のコンピュータにおいて、前面パネルおよび制御盤
を取り外し、５個のウィンチェスタ−（Ｗｉｎｃｈｅｓ
ｔｅｒ）型ディスク駆動機構と書式術は機構のユニット
のうちの１個を交換のため半ば引き出したところを示し
ている。

第５図ＡからＥまでは、ともに、制御盤の信号ランプの
ための制御配線と、これに関連する回路を示す回路線図
である。第６図ＡおよびＢはともに、ディスク駆動機構
のユニットの各々に付随するチャネル書式付は機構のブ
ロック回路線図である。第７図ＡからＦまでは、マスタ
ー制御機構のデータバス回路図を示している。第８図Ａ
およびＢはともに、マスター制御機構の別の重要部分を
マスター制御機構中央処理装置と、これに関連する人出
回路も含めて示しているブロック線図である。第９図、
第１０図、および第１１図は、マスター制御機構のその
余の回路を形成している部分を示している。

第１２図は、主軸同期回路の作動モードを示すサーボル
ープ機能線図である。第１３図は、主軸同期回路の作動
モードを示すブロック回路線図である。

第１４図は、システムのいわゆるフェイルセーフ作動モ
ードを示すフローチャートである。第１５図は、上位コ
ンピュータと本発明の記憶装置との間のデータ転送のス
ピードアップを図る「高速シーク」手法を示すプログラ
ム線図である。

本発明によるシステムの一部を形成するマスター制御機
構（１４）は、５Ｃ３Ｉインターフエース（１６）によ
って上位コンピュータ（１２）に接続されている。

因みに、ＳＣ３Ｉなる用語は、小規模コンピュータシス
テムインターフェースを意味するが、これは公知の標準
仕様である。

第１図の右端には、一連の市販標準仕様のウィンチェス
タ−型ディスク駆動機構（１８）、（２０）、（２２）
、（２４）、および（２６）がある。これらのディスク
駆動機構の一例として、本発明の譲受人であるマイクロ
ポリス・コーポレーション（ＭｉｃｒｏｐｏｌｉｓＣｏ
ｒｐｏｒａｔｉｏｎ）が製造する１５００シリーズ５．
２５インチディスク駆動機構を挙げることができる。上
記の５個のディスク駆動機構の各々には、チャネル書式
付は機構（２８）およびこれに付随の主軸同期回路（３
０）が接続されている。

チャネル書式付は機構とディスク駆動機構を相互に接続
するようにして、一連のＥＳＤＩ　（エントリー順デー
タ入力）インターフェース回路（３２）がある、マスタ
ー／チャネルバス（３４）および主軸参照信号回路（３
６）が、マスター制御機構（１４）を個々のチャネル書
式付は機構（２８）と接続させている。

主軸同期回路に関して特筆すべきことは、ディスク駆動
機構（１８）、（２０）、　（２２）、（２４）、およ
び（２６）の各々はすべて、リード線（３６）によって
、マスター制御機構（１４）から回路（３０）へと送ら
れる主軸参照信号に対して独立に同期させられることで
あって、別個に他のディスク駆動機構と連結され、ある
いは、同期されるものはない。

ディスク駆動機構が、すべてリード、！　（３６）から
到達するマスター同期パルスに独立に同期させられる結
果、ディスク駆動機構のいずれにおける故障も、他のデ
ィスク駆動機構の同期に影響することはない、因みに、
このような配置の仕方は、ディスク駆動機構のうちの１
個を他のディスク駆動機構が、これに従属するマスター
として用いる配置よりも好んで用いられる傾向にあるが
、こうすれば、万一マスターディスク駆動機構が故障し
ても、システム全体が機能停止することはないのである
。

更に、上位コンピュータ（１２）からのデータを処理す
る際、マスター制御機構は、データを各々８ビットの情
報を有する連続的なバイトに分割し、この連続的なバイ
トによる情報をチャネル書式材は機構（２８）を通じて
、最初の１バイトをディスク駆動機構（１８）に、２番
目の１バイトをディスク駆動機構（２０）に、ディジタ
ル情報の３番目の１バイトをディスク駆動機構（２２）
に、情報の４番目の１バイトをディスク駆動機構（２４
）にというように割り当てつつ、送り込むことも特筆さ
れる。

８ビットのパリティ−チェックバイトも形成され、ディ
スク駆動機構（２６）に送り込まれるが、これはパリテ
ィ−チェックディスク駆動機構と呼ばれる。情報の５番
目の１バイトはディスク駆動機構（１８）に送られ、こ
のようにして情報が次々に送られる。データは、個々の
チャネル書式材は機構とマスター制御機構の間で並列的
にやりとりされるため、記憶システムにおけるデータ転
送率を高めることができるのである。

次に、本システムのある種の物理的観点を示す、第２図
ＡおよびＢ、第３図、および第４図を参照して説明を行
う。

寸法について述べると、標準仕様の４８３ｍ１＋（１９
インチ）電気用品ラックのサイズは、支持枠部品間が実
際には約４５２＋ｉａ＋（１７，８１インチ）である、
更に。

モジュールの縦のサイズの増分としては、４５ｍｍ（１
，７５インチ）が必要である。本実施例においては。

標準仕様のディスク駆動機構は１本来の水平方向の幅は
１４６ｍｍ（５，７５インチ）であって、５個のディス
ク駆動機構の各々を、その本来の側面となる面が接する
ように並べると、ハウジングの縦方向の全長は、１７８
ｍｍ（フインチ）、すなわちモジュールのサイズである
４５ｍｍ（１，７５インチ）の４倍となる。更に、各々
の厚さが８３ｍｍ（３，２５インチ）であるディスク駆
動機構５個は、標準仕様の４８３ｍｍ（１９インチ）ラ
ックの４５２ｍｍ（１７，８１インチ）のスペースの中
に収めることができる。

第２図ＡおよびＢの分解図を参照し、システムの物理的
配置を説明する。より具体的には、システムは、サイト
レール（４４）を取り付けた主ノ）ウジング（４２）を
備えており、このサイトレールは。

４８３■ｍ（１９インチ）ラックに取り付けられたはめ
込みレール（４６）とはまり合う、トラックを含まなし
）ハウジング（４２）の横幅の寸法は約４３８ｍｍ（１
７，２５インチ）であって、トラック（４４）および（
４６）を両側に備えた場合、ハウジング（４２）は、４
ｆｔ３ｍｍ（１９インチ）ラックの枠部墨量の４５２ｍ
鳳（１７，８１インチ）のスペースに収めることができ
る。

第２図Ａに描かれた別の部分には、マスター制御機構の
回路盤が、符号（１４）を付して模式的に描いてあり、
ユニットの上部カバーは、参照番号（５０）によって示
されている。電源供給ユニット（５２）は、ハウジング
（４２）後部のスペース（５４）内に取り付けられる。

ハウジング（４２）の後部仕切り板（５６）にはファン
（５８）およびこれに付随するグリル（６０）　、およ
び、支持枠部品（６２）が取り付けられている。

第２図Ｂ（こは、５個のディスク駆動ユニット（１８）
の１個が、ディスク駆動機構（１８）の後部に固定され
た回路盤に組み込まれた、これに付随するチャネル書式
材は機構（２８）とともに示されている。

ディスク駆動機構およびこれに付随するチャネル書式材
は機構（２８）は、上部と下部にトラックを備えた下位
部品（６６）内に取り付けられる。第２図Ｂにおいては
、上部トラック（６８）だけが見えている。

上部トラック（７０）および下部トラック（７２）は、
この５個の下位部品（６６）、（７４）、（７６）、（
７８）、および（８０）のすべてがハウジング（４２）
の前面に向かって並立するように、ハウジング（４２）
の内部としっかり噛み合うようになっており、その全体
は、第４図において、より明確に見ることができる。

下位部品の各々は、例えば下位部品（６８）においては
、前部カバー板（８２）がハンドル（８４）とともに取
り付けられており、第４図において模式的に示されてい
るように、個々の下位部品を取り出して交換することが
できる。

下位部品（６６）、（７４）、などの各々の後部から、
雄コネクタ（８６）を形成する後部エツジを有するプリ
ント配線の回路盤が張り出している。符号（６８）、（
７０）、および（７２）によって示されるトラックに案
内されて、下位部品（６６）など下位部品の各々がハウ
ジング（４２）内に滑り込む際、雄コネクタ（８６）は
。

ハウジング（４２）内に取り付けられた可動雌コネクタ
（８８）と噛み合い、雄コネクタ（８６）がハウジング
（４２）内を後方に移動する際の自己芯合わせが自動的
に行われる。ケーブル（９０）および（９２）は、ディ
スク駆動機構（１８）およびチャネル書式材は機構（２
８）をマスター制御機構（１４）および電力供給機構（
５２）へと接続する。

符号（９６）によって示される信号ランプ、制御盤、お
よび視覚表示部品は、第２図Ａに示すように、ハウジン
グ（４２）の右手に見えるフランジ（１００）に蝶番（
９８）を用いて取り付けられている０部品（９６）には
、支持板（１０２）、および液晶表示機構（１０６）を
備えるプリント配線回路盤（１０４）が取り付けられ、
それぞれ１６桁の英数字を２列にわたって表示すること
ができる。更に１部品（９６）には、書込み防止スイッ
チ（１０８）と、回路をマスター制御機構に接続するケ
ーブル（１１０）が取り付けられている。

信号発信用に一連の発光ダイオード（１１２）が、また
、システムの手動制御のため、およびシステムに故障が
発生した場合、診断その他の機能の制御信号の入力のた
めにスイッチ盤（１１４）が設けられている。制御盤の
拡大図が第３図に示されている。

システムの前部カバー（１１６）は、第２図Ｂの右下に
描かれているが、このカバーは、発光ダイオードが明確
に視認できるように一連の開口（１１８）を有し、シス
テムの状態が容易に判定できる。システムが接続の状態
にあって、適正に作動している場合は、前部カバー（１
１６）を取り外す必要はない。しかしながら、開口（１
１８）を通して視認できる発光ダイオードの表示機構が
開口に隣接して表示しであるような故障状態を示してい
るときは。

カバー（１１６）を取り外し、適当な診断手順を踏むこ
とができる。

後で詳細に述べるように、本システムは、記憶システム
全体の接続状態を保ち、その正常な機能を果たしつつ、
ディスク駆動機構とチャネル書式材は機構の下位システ
ムの１個の除去が可能であることに、その独自性がある
。

ハンドル（８４）を握って引き出すことによって、如何
に容易にディスク駆動機構と書式材は機構の１ユニツト
を取り外すことができ、ディスク駆動機構と書式材は機
構の新しい下位システムをその個所に置き換えることが
できるかを、第４図に模式的に示す。

符号（８６）および（８８）を用いて考察した雄コネク
タおよび雌コネクタのエツジにおける自己芯合わせによ
り（第２図Ｂを参照）、新しいユニットを該当する位置
に滑り込ませて、故障あるいは機能不良の下位システム
と交換した場合、ディスク駆動機構およびチャネル書式
材は機構の電気的接続は自動的に行われ、直ちに電力供
給が再開される。

更に、後で述べるように、故障したディスク駆動機構に
与えられていたデータは、他の３個のデータ用ディスク
駆動機構における情報と、パリティ−チェック用ディス
ク駆動機構からのそれとを用いて、比較的短時間のうち
に再構成することができる。

第３図を参照して、表示機構、信号ランプ、およびその
他の各種スイッチを含め、制御盤の作動モード全体につ
いて述べ、その後、いくつかの図を更に参照して、電気
回路とプログラム機能の働き方についてやや詳細に述べ
ることにする。

第３図に詳細に示すように、発光ダイオードの信号ラン
プ（１１２）は、ＰＯＩｉｌＥＲ（電源）（１２２）、
　ＲＥＡＤｖ（待機）（１２４）、　０Ｎ−ＬＩＮＥ（
接続中）（１２６）、ＤＩＡＧＮＯ５ＴＩＣ（診断）（
１２８）、　ＲＥＳＴＯＲＩＮＧ（復帰）（１３０）、
およびＦＡＵＬＴ（故障）（１３４）をそれぞれ表示す
る。更に、前面パネルには、書込み防止機能が働いてい
ることを示す発光ダイオード（１３８）を内側に備えた
書込み防止スイッチ（１３６）が取り付けられており、
ＷＲＩＴＥ　ＰＲＯＴＥＣＴ　（書込み防止）スイッチ
が入れられた場合には、いずれのディスクに対する書込
みをも防止する。

パネルのキーバッド部分（１１４）には、数字キーバッ
ド部（１４０）、および、ＥＮＴＥＲ（電源投入）（１
４２）、ＲＥＳＴＡＲＴ（再始動）（１４４）、０Ｎ−
ＬＩＮＥＬ　ＤＩＡＧＮＯＴＩＣ（オンライン診断）（
１４６）、およびＲＥＳＴＯＲＥ（復帰）（１４ｇ）の
各スイッチが取りつけられている。

システムが接続中で作動していれば、上部３個の信号ラ
ンプ（１２２）、（１２４）、および（１２６）に電気
が流れて点灯し、液晶表示機構（１０６）がＳＹＳＴＥ
ＭＲＵＮＮＩＮＧ　（システム作動中）というメツセー
ジを表示する。システムが接続されている間、マスター
制御機構は、前面パネルスイッチ状態レジスターへの入
力状況を走査する。

書込み防止スイッチ（１３６）、オンライン診断スイッ
チ（１４６）、および復帰スイッチ（１４８）だけが、
接続中の状態でマスター制御機構が応答する入力である
。数字キー（１４０）、再始動スイッチ（１４４）、お
よび電源投入スイッチ（１４２）はすべて無視される。

書込み防止スイッチ（１３６）は、−度押すと接続し、
次に押すと切れる双位置スイッチである。このスイッチ
がまず押されると、発光ダイオード（１３８）が点灯し
、ディスク駆動機構への書込みが禁止される。このスイ
ッチが切られると、発光ダイオード（１３８）は消灯し
、データをディスク駆動機構に書き込むことができる。

オンライン／診断スイッチ（１４６）は、システムの作
動モードを制御するもので、システムの接続中にこれを
押すと、システムは診断モードに切り換えられ、命令は
もはや、マスター制御機構を上位コンピュータに接続し
ている５Ｃ３Ｉバス（１６）に認識されたり、受は付け
られたりしなくなる。また、接続中を示す発光ダイオー
ド（１２６）が消灯し、診断の発光ダイオード（１２８
）が点灯する。

復帰スイッチ（１４８）を押すことにより、システムに
よって電力供給が停止されて、故障状態となっているチ
ャネルにおける作動が再開される。この機能は、チャネ
ルディスク駆動機構が１個に限゛って故障した場合に働
くことができる。通常は。

新しいディスク駆動機構とこれに付随する書式材は機構
を含むモジュールが故障したディスク駆動機構と交換さ
れた後に発動される。復帰の発光ダイオード（１３０）
は、ディスク駆動機構が故障する前にこれに記憶され、
あるいは、記憶されようとしたデータが完全に復旧され
るまで点灯している。

この機能は、上位コンピュータが記憶システムを呼び出
していないか、システムが完全に復帰モードに移行して
いて、上部との接続が切れている時間においては、正常
な操作の際に実行することができる。このときの後者の
場合には、交換されたディスク駆動機構における復旧作
業は、１５分から３０分にねたることがある。

新しく交換されたディスク駆動機構ユニットに、専用状
態で急速にデータを復旧させたい場合は、オンライン診
断スイッチ（１４６）を作動させ、次いで復帰スイッチ
（１４８）を作動させる６しがしながら、システムが接
続中に復帰スイッチ（１４８）が作動すると、マスター
制御機構は、上位コンピュータが命令を発していないと
きに復帰機能を実行する。このような状態で上位コンピ
ュータから命令が届くと、マスター制御機構は、復旧の
ためのセクターを満たすまで命令を一時的に記憶し、次
いで上位データ処理機構の制御の下での正常な記憶作業
に切り換える。上位コンピュータからの記憶システムへ
の命令が次に途切れた際に、マスター制御機構は、新し
く交換されたディスク駆動機構ユニットにおけるデータ
の復旧を再開する。

データの再生されるしくみを、第７図ＡからＦまでを用
いて下記に説明する。

表示機構（１０６）および信号ランプ（１１２）は、シ
ステムが誤りなく作動している場合は、ａ、電源、ｂ、
待機、Ｃ０接続中を示す上部３個の信号ランプ（１２２
）、　（１２４）、および（１２６）が点灯し、信号例
（１１２）における他の発光ダイオードは消灯している
。

更に、表示機構（１０６）には、ＳＹＳＴＥＭ　ＲＵＮ
ＮＩＮＧ（システム作動中）なる説明書きが表示される
。このような状態においては、通常、前部カバー（１１
６）は本来の位置におり、これの開口（１１８）を通し
て、発光ダイオード列（１１２）を視認することができ
る。

第３図に示した説明書きは、当然前部カバー（１１６）
においても繰り返される。上部３個の発光ダイオードが
点灯し、下部３個の発光ダイオードに電気が流れていな
い限り、前部カバー（１１６）を外す必要はない。

本発明のシステムは、システムに何らかの故障を生じて
も、また、ディスク駆動機構の１個が完全に機能しなく
なっても、作動し続けることが可能である。より小さな
各種の作動不良がシステムに起こると、故障の発光ダイ
オード（１３４）に電気が流れ、持続的に点灯するか、
ある場合には、接続中を示す発光ダイオード（１２６）
の点滅を伴いつつ、点滅する。

本明細書中の第１表には、発光ダイオードの点灯形態、
および、各種故障の発生の際に液晶表示機構（１０６）
に現れるメツセージが記載されている。

例えば、第１表の３番目の事項は、電源（１２２）およ
び接続中（１２６）の発光ダイオードが点灯し、待機（
１２４）および故障（１３４）の発光ダイオードが点滅
していることを示している。更に、液晶表示機構の文言
が、　ｒｃＩＩ＃　　ＩＥＲ：０３ＪおよびｒＲＥＰＬ
ＡｃＥ　Ｃ）Ｉ＃　　Ｊのように表示される。

解説欄に示す通り、発見された故障は、「インデックス
またはセクターが見つからない；故障したチャネルの電
力は停止される」である。実際上は、操作員は、待機お
よび故障の信号の点滅を見た場合は、記憶システムの前
部カバー（１１６）を取り外し、液晶表示機構（１０６
）を見ることができる。

操作員が、あるチャネルを交換しなくてはならないこと
を知った場合は、第２図Ｂおよび第４図に示したように
ハンドル（８４）を用いてこの作業を実行する。因みに
、右方の２個のディスク駆動機構のいずれかを引き出す
ためには、表示およびスイッチ盤を、第２図Ｂの右上方
に示すように蝶番（９８）のまわりに旋回させつつ、手
前に回さなくてはならない。

標準仕様のディスク駆動機構と、これに付随する書式付
は機構が含まれた新しいディスク駆動ユニットとの交換
の後、システムは接続状態を保ち続け、上記のように、
上位コンピュータが記憶システムを呼び出していない時
間に復旧が行われる。

このようにせずに、システムの接続状態を切り、故障し
たディスク駆動機構に記憶され、あるいは、記憶されよ
うとした情報を新しく交換されたユニットに収めること
もできる。

これとは別に、システムに作動不良であるが。

故障してはいないディスク駆動機構が１個ある場合には
１問題点の確認のため、診断試験を施すことが適切であ
ることもある。

前面パネルにおける診断は、システムに基本的な試験を
行なう一連のプログラムである。その主な目的は、故障
した部品を特定するために、システムの各種の部品をで
きるだけ低いレベルまで下って合否の確認を行い、シス
テムを復旧して、できるだけ速やかに完全作動状態に至
らせることである。前面パネルにおいて行い得る診断は
、特定の特性を試験するように設定されている。これら
の試験は、上位コンピュータからの指令によって行われ
るシステム診断試験よりも低いレベルのものとなる。

診断機能は、すべて、前面パネル上の数字キーバッド（
１４０）を通じて入力され、結果は、すべて。

３２桁の液晶表示機構（１０６）上に表示される。試験
は、すべて選択に従って個別に行われ、上位コンピュー
タからの指令によって行われるシステム診断において通
例とされるような事前選定、あるいは初期設定によるも
のではない。

試験は、２個所の主要領域、すなわちマスター制御機構
、および、チャネル制御機構とディスク駆動機構の複合
部分に関するものである。マスター制御機構の試験には
、シーケンサ、先入れ先出しくＦＩＦＯ）バッファ記憶
機構、ランダムアクセスメモリ（ＲＡＭ）、　およびイ
ンターフェース制御機構を含む、主要ハードウェアブロ
ックに対する個別試験が含まれる。チャネル制御機構の
試験には、チャネルに対する、マスター制御機構とチャ
ネル書式術は機構とのインターフェースを用いた低レベ
ルの命令が必要とされる。

マスター制御機構の制御は、「オンライン／診断」スイ
ッチ（１４６）が入れられた場合には、前面パネルの診
断機構に伝えられる。次いで、液晶表示機構（１０６）
の表示は消去され、診断機構コード入力のためのプロン
プトとして、？マークが表示される。ディスク駆動機構
あるいは発光ダイオードには変化がない。初期設定の完
了後１診断プログラムは一種のアイドルループに入り、
キーバッド（１４０）からの入力待ちの状態になる。

試験機能のコードは、すべて、２桁の数字のコードであ
る。数字は、情報の入出力の都度、液晶表示機構に表示
される。有効な診断機能コードとならない数字を入力し
ようとしても受は付けられることはない。有効な機能コ
ードの入力後に、そのコードに続いて、試験基が液晶表
示機構に表示される。

「実行」スイッチ（１４２）を押すことにより、試験の
実行が開始される。「実行」スイッチ（１４２）を作動
させる前に「再開」スイッチ（１４４）を押すと、液晶
表示機構かの表示が消去され、新しい機能コードの入力
待ちの状態になる。「復帰」スイッチ（１４８）が入れ
られると、診断用モニターはマスター制御機構の記憶の
中の不良チャネル状態バイトを調べる。

いずれか一つのチャネルが不良であると表示された場合
、正常な復旧作業が下記に示すようにして実行される。

そうでない場合に、復帰スイッチ（１４８）の作動は無
視される。

チャネル制御機構あるいはディスク駆動機構の試験には
、試験の実行以前に操作者による入力を必要とするもの
がいくつかある。診断機能コードを入力し、「実行」ス
イッチ（１４２）を押した後は、必要な入力は液晶表示
機構（１０６）の２行目の表示として指示される。

「オンライン／診断」スイッチ（１４６）を再び作動さ
せると、試験は中止され、マスター制御機構における初
期設定のルーチンへの跳躍が行われる。

多数の特定的な診断コードを１本明細書中の第２表に記
載しである。

第５図ＡないしＥは、第２図Ｂの右上に示した、信号ラ
ンプおよび診断用表示盤に関連するプリント配線回路板
の回路線図である。第５図ＡないしＥは、一連の５枚の
図であって、第５図へを左端に置き、第５図Ｂを右端に
置くようにして、横一列に並べて見るべきものである。

先ず第５図に関しては、前部制御盤上のスイッチはこの
図の左方のブロック（１６２）として模式的に描いであ
る。スイッチのどれかが入れられると、個々のスイッチ
に接続するリード線が接地される。

通常、（１６４）あるいは（１６６）のグループのリー
ド線の各々の電圧は５ポル１〜であって、この５ボルト
の電圧が、符号（１６８）で示した１キロオームの抵抗
にかけられる。

スイッチのいずれか１個が作動すると、この作動状態は
、ラッチ回路（１７０）および（１７２）のうちの１個
に探知され、保持される。ＯＲ回路が２個（１７４）お
よび（１７６）設けられており、グループ（１６４）に
属するスイッチのいずれかが作動した場合は、信号がス
イッチ探知出力リード線（１７８）に送られる。

同様に、グループ（１６６）に属するスイッチのいずれ
かが作動した場合は、スイッチの作動を示す出力信号が
、ＯＲゲート（１７６）からの出力として、リード線（
１８０）に送られる。

第５図Ｃには、２個のカウンタ（１８２）および（１８
４）が描かれているが、これらは、個々のディスク駆動
機構に対する索引材はパルスとなる、比較的高い反復速
度の信号を取り込み、これを、比較的低い周波数へと落
として、リード線（１１１１６）における閃光性インパ
ルスを作り出す。次いで、この信号がある種の故障状態
において、上述のように、待機を示す発光ダイオード（
１２０）、あるいは故障を示す発光ダイオード（１３４
）の点滅の制御に用いられる。

第５図Ｃに描かれている回路としては更に、カウンタ（
１８８）および（１９０）、フリップフロップ回路（１
９２）および（１９４）、およびＯＲ回路（１９６）、
（１９８）、（２００）および（２０２）がある。因み
に、ＯＲゲートに隣接する小さい円は、この円の示す部
位における信号の反転を示す、全体として、この回路は
、スイッチが意図的に作動させられており、感知された
信号がスイッチに対する単なる一過的かつ偶発的なｗＩ
撃ではないことを確認するためのものである。

すなわち、スイッチが約０．２秒間閉じられない限り、
この回路は、スイッチの積極的な作動が行われたことを
示す明確な信号をリード＠　（２０８）に送らないので
ある。しかし、信号がこれだけの時間持続した場合は、
信号は、フリップフロップ回路（１９４）（第５図Ｃ）
から第５図Ａのリード線（２０ｇ）へと送られ、ラッチ
回路（１７０）の出力がマスター制御機構に読み取られ
ることになる。

ここで、括弧に囲まれた数字が付されたリード線は、あ
るページから次のページの同じ番号を付されたものへと
続くことを表わしている。このようにして、リード線（
１７８）には、これが第５図Ａへと続く部分がこれに隣
接して（３）という数字が付されている。

上述のように、第５図Ｃの左下においては、リードｆｉ
（１７ｇ）は、このページに入る部分で、これに隣接す
る（１）という数字を付して示されている。

第５図ＡからＥまでの目的として、これらの連続する図
は、１から５までの連続する数字によって指定されるも
ので、括弧内のこれらの数字は、各リード線の延長がど
の図に出入りするのかを示している。

第５図Ｂの説明に移る。ラッチ回路（２１２）は、第１
図に示した通り、マスター制御機構（１４）によって作
動される。第５図Ｂにおいては、第３図のダイオード列
（１１２）におけるすべての発光ダイオード、および書
込み防止を示す発光ダイオード（１３ｇ）が示されてい
る。ここで注目すべきことは、書込み防止スイッチ（１
３６）は、当然のことながら、このスイッチが閉じられ
た場合に点灯される発光ダイオード（１３ｇ）に密接に
接続されていることである。

第５図Ｂにおいてはまた、エネーブルフラッシャ−出力
用リード線（２１４）にも注目すべきであって、これは
第５図Ｃの左端へと続き、カウンタ（１８２）および（
１８４）を作動可能とするが、これがないと、リード線
（１８６）にフラッシャ−信号が発生しないのである。

第５図Ｂに戻るが、フラッシャ−人力用信号は、リード
線（１８６）に生起する。前述のように、ある種の故障
が発生すると、故障の発光ダイオード（１３４）および
待機の発光ダイオード（＋２４）が閃光を発し、あるい
は点滅して、操作者にその種の故障の発生を直接的に気
付かせるのである。

個々の発光ダイオードの作動について述べると、例えば
発光ダイオード（１３０）においては、付随するレジス
タを通してリード線（２１６）に５ボルトの電圧がかけ
られている。

正常な状態では、発光ダイオード（１３０）は消灯状態
にあり、インバータ（２１８）からの出力は高く、ラッ
チ回路（２１２）からの入力は低い。ラッチ回路（２１
２）からの出力リード＠　（２２０）に電流が通じて出
力が上がると、インバータ（２１８）の出力は大地の電
位に近づき、発光ダイオード（１３０）が点灯する。

同様に、ＡＮＤ回路（２２２）、ＯＲ回路（２２４）、
およびインバータ（２２６）は、付随する入力リード線
とともに故障の発光ダイオード（１３４）を制御し、待
機の発光ダイオード（１２４）も同様にして制御される
。

第５図りに関しては、コネクタ（２３２）は、第３図お
よび第２図Ｂに示したように、液晶表示機構（１０６）
に接続している。ラッチ回路（２３４）および（２３６
）は、液晶表示機構による表示のためにデータを保留す
る。第５図Ｂの残りの回路としては。

液晶表示機構の制御のための正規論理回路がある。

第５図Ｅにおいては、コネクタ（２３８）は、マスター
制御機構と接続しており、回路（２４０）および（２４
２）は、信号および制御盤にデータを送る際に、マスタ
ー制御機構からの信号の解読に関係している。

第６図ＡおよびＢは、ともにチャネル書式付は機構を示
しているが、チャネル書式付は機構は５個設けられてお
り、それぞれ５個のディスク駆動機構のうちの１個に対
して作動する。第６図Ｂにおいては、マスター制御機構
インターフェースが右方にあり、ディスク駆動機構の各
々と対になったインターフェースは、第６図Ａの左方に
描かれている。

まず、マスター制御機構インターフェースについて述べ
ると、第６図Ｂの右の最下段のブロック（２０１）は主
軸同期回路を表わしているが、この回路は、各ディスク
駆動機構の主軸を同期させるためにパルスを送り出し、
その結果、各主軸は実質的に同期的に回転する。第６図
Ｂにおいて模式的に示した主軸同期制御論理（２０３）
については、その詳細に後述する。

ブロック（２０５）は、書式材は機構に含まれるライン
レシーバを示す。ラインレシーバには、チャネル書式術
は機構の他のすべてのラインレシーバおよびラインディ
スク駆動機構を作動可能にするチャネル選択ラインレシ
ーバも含まれる。転送要求レシーバは、マスター制御機
構がデータを書式材は機構へ、あるいはそこから、転送
する必要があることを示す信号を受は取るためのもので
ある。

読み取り可能化ラインレシーバ、および書込み可能化ラ
インレシーバは、マスター制御機構が状態レジスタ（２
０７）からの情報の読み取り、あるいは。

命令レジスタ（２０９）への命令の書込みを行おうとし
ていることを示す。

命令／データラインレシーバも別の専用レシーバであっ
て、データバスがデータを転送あるいは受は取りを行っ
ているかどうか、あるいは、チャネル書式術は機構が命
令を受は取ったり、状態を表示したりするモードにある
かどうかに関連して。

データバスの望ましい状態を表示する。

ブロック（２１１）は、０から７までのビットを含む１
バイトの情報をどちらかの方向に伝達するための、−と
組のパストランシーバを表わしている。

ブロック（２１３）には、ディスク駆動機構に１セクタ
一分のスペースを占めるような一団の情報を授受するた
めの準備を書式材は機構にさせようとする、マスター制
御機構からの要求を受けるためのセクター待機ラインレ
シーバが含まれている。

バッファ　（２２５）に、マスター制御機構からの一団
の情報を受は取るためのスペースが十分にある場合、あ
るいは、バッファ（２２５）にマスター制御機構へ送ら
れなくてはならない一団の情報が含まれている場合は、
ラインドライバーブロック（２１７）に示したように、
セクターパルスがマスター制御機構に送り込まれる。セ
クターパルスは、ディスク読み取りに対してのみ送られ
るが、これとともにデータエラー用のラインドライバー
機構（１１７）が、マスター制御機構に転送されるべき
次の一団のデータに関するデータエラーの状態を伝える
ために更新される。

ラインレシーバブロック（２１３）に戻ると、注意の指
定は、マスター制御機構がチャネル書式術は機構に予め
決められた４種類の注意命令のうちのどれかの実行を要
求していることを示すために電流が通されたレシーバを
示している。ブロック（２１３）内におけるリセット用
ラインレシーバの表示は、チャネル書式術は機構をリセ
ットするか、あるいはそれを既知の状態へと戻すかを行
う優先信号を示している。

第６図Ｂの右側最上段のブロック（２１９）は、ディス
ク駆動機構の故障を示すラインドライバーであって、デ
ィスク駆動機構がマスター制御機構から要求されるよう
な命令を処理できないことを指示する６作動中というラ
インドライバーは、チャネル書式術は機構が以前からの
命令に依然として追ねれていて、この時点では新しい命
令を処理することができないという指示を送り出す。

転送承認のラインドライバー（２２１）は、マスター制
御機構からの転送の要求を承認し、かつ、書式材は機構
が取扱中の情報の特定のバイトの転送準備ができている
ことを指示するために用いられる。

アドレス解読ブロック（２２３）は、マスター制御機構
が連絡を取るべき特定の命令レジスターあるいは状態レ
ジスターを選択する。

第６図Ａのバッファ（２２５）は、３２，０００バイト
の情報の容量があり、バッファ管理機構（２１５）によ
って制御、あるいは管理されている。通常、−団のデー
タはバッファ（２２５）に蓄えられ、次いで、予めマス
ター制御機構によって決められ、命令レジスター（２０
９）に記憶されていた部位のディスク駆動機構に転送さ
れる。

割り込み命令デコーダ（２２７）は、回路ブロック（２
０９）、あるいは上述の「セクター待機中」、あるいは
「注意」を指示するブロック（２１３）から１割り込み
命令の信号を受は取る。ブロック（２０９）からの割り
込み命令信号は「命令」を表している。この中断は、マ
スター制御機構が命令レジスター（６バイト）への書込
みを完了したときに引き起こされる。チャネル書式付は
機構は命令の割り込みを知ると、命令レジスターを読み
取り、要求された任務を実行し、状態レジスターに書き
込むことで任務の完了状態を報告する。

割り込み命令解読回路（２２７）は、割り込み命令をリ
ード線（２２９）に伝達し、割り込み命令信号の性格の
特定をバス（２３１）に伝達する。割り込み命令信号、
およびその性格の特定を受は取ると、直ちに、マイクロ
制御機構（２３３）が応答し、中断要求の実行を命令す
る。マイクロ制御機構の作動においては、アドレスラッ
チおよび解読回路（２３５）は、アドレス情報をマイク
ロ制御機構からバス（２３７）を通じて受は取り、アド
レスバス（２３９）に保持する。

次いで、データはデータバス（２３９）を越えて、マイ
クロ制御機構（２３３）とブロック（２０７）、（２０
９）、（２１５）、あるいはディスク駆動機構（２４１
）として表される相互に接続する回路のいずれかとの間
に伝達される。

次に、第６図Ａの左方のブロックとして表され、ＥＳＤ
Ｉ（強化小型ディスクインターフェース）を経由して、
個々のディスク駆動機構に接続している回路群について
述べる。

最下段の２個のブロック（２４３）および（２４５）は
、主軸同調を行うことを目的として、ディスク駆動機構
への主軸モーター制御信号の伝達、およびディスク駆動
機構からの速度と位置を示す信号の返送に携わっている
が、その詳細については後述する。

第６図Ａの左上方のブロック（２４７）によって示され
る差動ドライバーは、実質的にはディスク駆動機構にデ
ータを転送し、これには、刻時信号によって同期させた
ＮＲＺ（決してゼロに戻らない）データが含まれている
。

第６図Ａの左上方の第２のブロック（２４９）には、「
ディスク駆動機構選択」、「書込みゲート」、「読み取
りゲート」、および「アドレスマーク可能化」のライン
ドライバーが含まれている。このブロックは、ディスク
駆動機構を選択するために必要な初期信号に関連してお
り、書込みゲートあるいは読み取りゲートは、書込みあ
るいは読み取りのいずれかの作業が行われることを示す
ことができるようにされ、更に、アドレスマーク可能化
ドライバーは、１セクターの情報の先頭がディスクに記
録された情報として書き留められたことを表示する。

ブロック（２５１）は、差動レシーバを含むものであっ
て、基本的に゛は、データを書込む代わりに読み取る機
能を有するブロック（２４７）において示された機能と
は逆の機能を実行する。

ブロック（２５３）として表わされたラインレシーバは
、チャネル書式付は機構とディスク駆動機構に含まれる
制御機能との間の連絡を表示する。より具体的には、「
ディスク駆動機構選択」ラインレシーバが受は取った信
号は、基本的には、ブロック（２４９）に書き留められ
た「ディスク駆動機構選択」命令の確認である。「命令
完了」ラインレシーバへの加電は、要求された命令が完
全に遂行されたことの表示である。

「注意」ラインレシーバの作動は、ディスク駆動機構内
に状態の変化が起こったことの書式材は機構に対する表
示である。「インデックス」信号は、ヘッドに対するデ
ィスクの方向を示す。「アドレスマーク発見」ラインレ
シーバが受は取った信号は、以前に操作が加えられたセ
クターの先頭を示すアドレスマークに従う。ブロック（
２５５）として表されたラインレシーバには、ディスク
駆動機構のどのヘッドとそれに対応するディスク表面が
読み取られたり、データの記録に用いられるべきかを選
択するドライバーが含まれている。

このように、マイクロポリス１５００シリーズのディス
ク駆動機構は、通常、８個のディスクと、それぞれ個々
のディスク表面に関連付けられた１６個のヘッドを備え
ている。転送の要求に関連するラインドライバーは、命
令データは書式付は機構からディスク駆動機構の電子器
具へと転送されなくてはならないこと、あるいは、状態
に関する情報はディスク駆動機構の電子器具から書式付
は機構へと返送されなくてはならないことが表示できる
ようにされる。実際の命令情報は、「命令データ」ライ
ンドライバーから１ビットずつ転送される。

ブロック（２５７）に含まれる最初のレシーバは「転送
確認」ラインレシーバであって、転送の要求を受は取っ
たことに対する確認を、ディスク駆動機構の電子器具か
ら受は取る。また、「配置状態データ」ラインレシーバ
は、ディスク駆動機構の電子器具からその配置状態を示
す状態データを受は取る。「待機」ラインレシーバは、
ディスク駆動機構がチャネル書式付は機構から命令を受
は取る準備ができているという全体的な表示をディスク
駆動機構から受は取るだけである。

マスター制御機構については、第７図ＡからＦまで、お
よびそれ以降の図との関連において述べる。すなわち、
第７図ＡからＦまでは、データバスに関連しているが、
それ以降の図は、中央処理装置およびマスター制御機構
の制御機能に関連しているのである。第７図Ａ、Ｂ、お
よびＣは、横に並べて関連付けなくてはならず、次いで
、第７図り、Ｅ、およびＦを、第７図Ａ、Ｂ、およびＣ
の直下に横に並べて置くようにする。

第７図Ｆについて述べると、この図には、上位コンピュ
ータとの接続が示されている。すなわち、コネクタＪ７
（３０２）は、上位コンピュータとの差動接続であって
、信号の各々に対して２本の導線を用いている。一方、
コネクタ（３０４）は単繊の終端であるか、信号の各々
に対して１本のリード線が用いられている。５Ｃ３Ｉ制
御機構（３０６）がコネクタ（３０４）に付随している
。この回路（３０６）は標準仕様のマイクロ制御機構チ
ップであって、　５Ｃ５Ｉインク−フェースのプロトコ
ルを扱う。

コネクタ（３０２）に付随する５Ｃ５Ｉマイクロ制御機
構（３０８）は、より単純な５ＣＳＩマイクロ制御機構
（３０６）と似ているが５２本の導線による差動出力に
必要な差動出力接点を備えている。更に、５Ｃ３Ｉ制御
機構（３０８）とコネクタ（３０２）との間には差動ド
ライバー回路（３１０）があって、信号をコネクタ（３
０２）から２５メートルまでの距離に転送するのに充分
な電力を供給する。

第７図ＡからＦまでにわたるマスター制御機構のデータ
バス回路は、コネクタ（３０２）あるいは（３０４）と
接続され、個々のディスク駆動機構に付随する５個の書
式付は機構を伴いつつ、上位コンピュータと相互接続し
ている１個々のディスク駆動機構に対するコネクタは第
７図ＢおよびＣに示され、５個のディスク駆動機構の各
々に対する同じコネクタは、第７図Ｂの右方に１度、第
７図Ｃでは左右に１度ずつ出現している。最初の書式付
は機構に対するコネクタには参照番号として（３１２）
が指定され、残る４個の書式付は機構に対するコネクタ
には、符号（３１４）、（３１６）、（３１８）、およ
び（３２０）が指定されている。

上位コンピュータとの接続、および、データバス回路と
５個のディスク駆動機構に個別的に付随する５個の書式
付は機構との接続については上記の通りである。上位コ
ンピュータからの信号は分解され、個々の書式付は機構
にバイト単位で送り込まれる。そこで、どの書式付は機
構が選択されるかを連続的な時間間隔の間に決定する回
路について説明する。第７図りおよびＥにおいて、破線
（３２２）は、その下にあるシーケンサ回路と、その上
にあるパリティ−生成およびデータ復元回路とを区分し
ている。

シーケンサ回路について述べると、第７図Ｅの下側の部
分には、書式付は機構への、あるいはそこからのデータ
の転送を開始させ、データ転送の計数を行ない、更に、
データ転装を終了させるマイクロシーケンサ（３２４）
が含まれている。因みに、第８図Ａに示され、後で詳述
するマスター制御機構中央処理袋［（３２６）は、第８
図Ｂにおけるり−ド線（３２ｇ）によって、５ＴＲ５Ｔ
と指定した信号を出力するが、これがマイクロシーケン
サ（３２４）に対する入力となるのである。

マイクロシーケンサ回路に対する更に別の入力には、第
７図Ｅおよび第８図Ｂに現れ、マルチプレクサ（３３２
）を通じてマイクロシーケンサ（３２４）に別の入力を
与えるプログラムリード線（３３０）がある。

開始信号がリード線（３２８）に与えられると、マイク
ロシーケンサ（３２４）はプログラム入力（３３０）を
調べ、そのプログラム操作を開始する。こうして、例え
ば、マイクロシーケンサがカウンタ（３３２）および（
３３４）の作動を開始させると、カウンタは書式術は機
構への、あるいはそこからの転送を数え、最終カウント
に達したことをマイクロシーケンサに指示する０次いで
、マイクロシーケンサはこの特定の転送に関連する操作
を終了するのである。

マイクロシーケンサ（３２４）は、プログラマブル事象
生成機・構（３３４）を作動可能にする。これは、第７
図りの下半分を占め、ある特定の時間においてどの書式
術は機構がデータを受は取っているかを判断する調時制
御回路の一部を形成する機構である。プログラマブル事
象生成機構からは、別の出力がマルチプレクサ（３３６
）および（３３ｇ）に伸長しているが、これらは、組み
合わせ論理回路（３４０）に接続され、この回路が、今
度は、第７図りおよびＥの破線（３２２）の上部にある
パリティ−回路の作動を制御する。

後で更に詳述するように、故障したディスク駆動機構か
らのデータの復元が必要な場合、それ以外にも、パリテ
ィ−に関する情報を利用する場合には、この回路が役に
立つ。ゲート（３４２）について説明すると、調時信号
は、プログラマブル事象生成機構（３３４）によってこ
れらのゲートに与えられ、また、マスター制御機構の中
央処理装置（３２６）（第８Ａ参照）が各種のゲートに
作動可能化信号を与えるのである。

通常、システムに作動不良が皆無であれば、５個の書式
術は機構、および、これが付随する４個のデータ用ディ
スク駆動機構と１個のパリティ−チェック用ディスク駆
動機構は並列的に作動するが、上位コンピュータからの
情報の連続するバイトは、データ用ディスク駆動機構の
連続するものへと送り込まれる。

しかし、例えばディスク駆動機構の１個が故障した場合
、故障したその１個のディスク駆動機構は、４個のＯＲ
回路（３４４）のうちの１個が作動可能となり、かつ、
ＡＮＤゲート（３４６）の加電によるパリティ−チェッ
ク用の書式術は機構とディスク駆動機構のユニットが作
動可能となることによって、作動不能にされる。更に、
後でも述べるように、パリティ−信号は、他の３個のデ
ィスク駆動機構からのデータと組み合わせて用いられ、
故障したディスク駆動機構に記憶されようとした信号を
現出させ、かくして、データの復元をみることができる
。

ここで、第７図Ｅにおける別の回路について述べると、
回路（３４８）は、一種のバッファレジスタ、あるいは
同期レジスタであって、マルチプレクサ（３３２）によ
って与えられる非同期的情報をマイクロシーケンサ（３
２４）の同期的作動に同期させる。

第７図Ｆに戻ると、ＦＩＦＯｌすなわち、先入れ先出し
レジスタ（３５０）は５１２バイトのデータを記憶する
ことができ、第７図Ｆ右方の５ｃｓｒインターフエース
と、第７図りおよびＥの破線（３２２）の下部に見える
マイクロシーケンサの制御下にあるデータバス回路との
間のバッファに利用される。因みに、ＦＩＦＯレジスタ
（３５０）は単方向構成部品であるが、破線（３５２）
の内部の付随的バッファ回路が、上位コンピュータから
マスター制御機構のデータバスを経由して書式術は機構
に転送されるデータに関しても、あるいはその他に関し
てもＦＩＦＯレジスタが双方向的に用いられることを可
能にしている。

回路（３５４）は、初期設定のためにマスター制御機構
中央処理装置を５Ｃ５Ｉ制御機構チップ（３０８）に接
続するための、かつ、マスター制御機構中央処理装置が
５ｃｓｒ制御機構から状態に関する情報を受は取れるよ
うにするための一種のトランシーバである。更に、リー
ド線（３５６）によって、マスター制御機構中央処理装
置からの情報のＦＩＦＯレジスタ（３５０）への転送、
あるいは上位コンピュータへの伝達がが可能となってい
る。

次に、第７図Ａについて述べると、これは基本的には、
マスター制御機構中央処理装置が各書式材は機構と個別
的に、あるいは、それらのすべてと同時に対話すること
を可能にさせる回路である。

第７図Ａの左上隅には、マスター制御機構中央処理装置
（３２６）（第８図Ａ参照）からの３線による入力の解
読を行うデコーダ（３６０）がある。この入力は、基本
的には、８個の出力（うち６個が使われている）のうち
の１個を選ぶアドレス情報である。

すなわち、出力の１個は、５個の書式材は機構の各々に
用いられ、６番目の出力は、書式材は機構をすべて作動
可能にして、中央処理装置が命令をすべての書式材は機
構に同時に与えることができるようにする。

第７図Ａの右上の回路（３６２）は、マスター制御機構
中央処理装置からの情報の、バス（３６４）を経由した
バス（３６６）への、あるいはその他への転送を可能に
する、一種のトランシーバである。このトランシーバ（
３６２）が作動可能にされていない場合は、回路（３６
４）と（３６６）は分離される。論理回路（３６８）は
トランシーバ（３６２）の作動の方向を制御する。その
他のトランシーバ（３７０）および論理回路（３７２）
は、他の４個の書式材は機構、およびこれが付随するデ
ィスク駆動機構の各々に対して、上記と同一の機能を実
行する。

第７図Ｃに関して述べる。回路（３７４）および回路（
３７６）は、個々の書式材は機構に対するラインドライ
バーである。また、回路（３７４）および（３７６）の
左方に付随する論理回路は、シェークハンド回路であっ
て、符号（３７８）の付近の上側の論理回路は、情報の
各バイトに関して転送の待機状態、および受は取りの待
機状態のシェークハンド方式による確認に用いられ、下
側の回路（３８０）はセクターの待機状態に関するシェ
ークハンド回路である。

なお、セクターとは１ブロツクのデータ、あるいは１ブ
ロツクのデータを転送の方向に依存しつつ受は取るため
のスペースのことである。フリップフロップ回路（３８
２）は、転送中のデータにデータエラーが存在すること
を表示するためのものである。

破線（３８４）で囲まれた回路群は、５個の書式材は機
構のうちの１個に関連するものであって、同一の回路群
が、各々その中に「同上」と書き込まれたブロックとし
て表される回路（３８６）に引き写される。第７図Ｃの
右下にあるＡＮＤゲートは、最初のディスク駆動機構に
対して１セクターが待機状態にあることを指示するフリ
ップフロップ回路（３８０）からの出力を１個の入力と
して受は取る。

同様の出力が、論理回路（３８６）の各々の「セクター
待機中」を示す出力から与えられ、その結果、リード１
１Ａ（３９０）・における出力は、５個のディスク駆動
機構の中に待機中のセクターが１個あるということを表
示する。

第７図Ｃには、更に主軸参照カウンタ（３９２）がある
が、これは、予め決められた入力刻時パルス数の計数後
に１個のパルスを出力する回路で、この信号が、各ディ
スク駆動機構に送り込まれてその回転速度を制御し、こ
れによって、各ディスク駆動機構を互いに同期させるイ
ンデックスパルスとなるのである。

第７図Ｂの主要部分を形成する回路、および。

第７図りおよびＥの上部を占める回路について、個々の
ディスク駆動書式付は機構から、上位コンピュータまで
のデータの正常な読み取りと関連させつつ説明する。よ
り具体的には、正常な読み取りに際して最初の書式材は
機構に注目すると、信号は、コネクタ（３１２）（第７
図Ｃ）からトランシーバ（３９４）　（第７図Ｂ）を通
じてレジスタ（３９６）に達し、そこで先ず記憶される
。同様にして、他の３個のデータディスク駆動書式付は
機構からのデータは、コネクタ（３１４）、　（３１６
）、および（３１８）を通じて到着し、それぞれトラン
シーバ（３９８）、（４００）、および（４０２）を通
じて送り出されてそれぞれ受は取りレジスタ（４０４）
、（４０６）　、および（４０８）に記憶される。

パリティ−チェック用レジスタからのデータもまた。ト
ランシーバ（４１０）が受は取ることもできるが、第７
図Ｃのフリップフロップ回路（３８２）のようなフリッ
プフロップ回路からのセクターエラーの指示がない場合
は、パリティ−チェック用ディスク駆動機構および書式
付は機構からのデータは利用されない。熱論、エラーが
存在するような他の場合には、後で述べるように、この
パリティ−チェック情報が利用されることになる。

続いて、正常な読み取り操作の次の段階は、レジスタ（
３９６）、（４０４）、（４０６）　、および（４０ｇ
）が受は取っていたすべてのデータをパイプラインレジ
スタ（４１２）、（４１４）、（４１６）、および（４
１８）に同期的に転送することである。

第７図りの下方にある調時制御回路が、第７図りおよび
Ｅの上端にある回路へと導くバス（４２０）に向かって
、パイプラインレジスタに記憶されたバイトに対するゲ
ート制御を連続的に行なう。正常な読み取りに操作にお
いては、信号はバス（４２２）に沿って遅延レジスタ（
４２４）に向かう。このレジスタ（４２４）の各々には
１バイトが記憶され、上記のようにエラーのない場合は
、データは、下記に述べるような別の操作の際に利用さ
れる、ある種の回路群を迂回して、バス（４２６）およ
び（４２８）に沿って送り出される。

バス（４２８）からデータは、トランシーバ（４３０）
に伝達され、次いで、ＦＩＦＯレジスタ（３５０）に接
続され、５Ｃ５Ｉバスを経由して上位コンピュータへと
伝達される。このようにして、エラーが存在しない場合
は正常な読み取りの１サイクルが完了する。

次に、ディスク駆動機構のうちの１個、例えば、第３デ
ィスク駆動機構が故障したと仮定する。この場合には、
書式付は機構において受は取られ。

正常な場合は第７図Ｃの右方のコネクタＪ３（３１６）
を通じて到着するはずの情報が必要である。

第３ディスク駆動機構が故障した場合、マスター制御機
構中央処理装置（３２６）（第８図Ａ参照）の制御の下
で、コネクタ（３１６）から到着する（あるいは全く到
着しない）第３ディスク駆動機構からのデータは利用さ
れず、代わって、コネクタＪ５からのパリティ−チェッ
ク用ディスク駆動機構のパリティ−チェック情報が、失
われたデータの復元に利用される。この場合、トランシ
ーバ（４１０）は、パリティ−チェック用データを上記
のように、例えばレジスタ（３９６）および（４１２）
へと向けて、レジスタ（４３４）および（４３６）に送
る。

有効な情報を有する３個のディスク駆動機構、およびパ
リティ−チェック用ディスク駆動機構からの情報を読み
取ることにより、情報はバス（４２０）から回路（４３
８）へと送り込まれ、同時に、バス（４２２）を経由し
てレジスタ（４２４）にも送り込まれる。回路（４３８
）は、３個の健全なディスク駆動機構と書式付は機構、
および、パリティ−用ディスク駆動機構と書式付は機構
から与えられた情報に対してパリティ−チェックを合計
し、このパリティ−チェック用合計数をレジスタ（４４
０）に記憶させる。

次いで、データは、バス（４２Ｂ）に沿ってレジスタ（
４２４）から読み出されようとしているので、情報が、
本来ならば故障した第３ディスク駆動機構から由来して
トランシーバ（４３０）に伝達されるはずであったその
瞬間に、レジスタ（４４０）からの情報にその場で置き
換えられ、その結果、失われた情報は完全に復元される
のである。回路におけるその後の操作は実質的には変わ
らない。因みに、パリティ−チェック用合計を求めるこ
とは、それ自体は公知であり１回路（４３１１１）はそ
のような回路の一つである。

次に、上位コンピュータから受は取った情報を種々の書
式付は機構に書き込む際の、システムの操作モードにつ
いて説明する。書込み操作が行われる場合、データはＦ
ＩＦＯレジスタ（３５０）に受は取られ、バス（４４４
）および（４４６）に沿ってトランシーバ（４３０）’
に転送され、更に、バス（４２８）へ、バッファ（４４
８）を含むループ回路を回ってバス（４２０）にまで転
送される。これと同時に、入力データはパリティ−生成
回路（４３８）に送り込まれ、出力はレジスタ（４４０
）に−旦記憶される。適当な時点で、パリティ−チェッ
ク用書式付は機構およびディスク駆動機構に対する情報
が適切なものとなると、レジスタ（４４０）は情報を一
定の順序で、分離用バッファ（４４８）を通じてバス（
４２０）の接続されたバス（４２１１）に与える。因み
に、データは、第１から第４までのデータ記憶用書式材
は機構に順次送り込まれ１次いで第５書式付は機構にレ
ジスタ（４４０）からのデータが送られる。

データがバス（４２０）から書式材は機構の各々に転送
される方法を述べる。データの連続的なバイトは、第１
書式付は機構に接続し、かつ、別の回路の各々に対して
は、レジスタ（４５２）に対応する別の入力レジスタ（
４５４）に接続しているレジスタ（４５２）に受は取ら
れる。入力レジスタ（４５２）および残る入力レジスタ
（４５４）にデータが順次骨は取られた後、データはパ
イプラインレジスタ（４５６）に転送され、次いでトラ
ンシーバ（３９４）、（３９Ｂ）、（４００）、（４０
２）、および（４１０）のすべてに同時に転送され、こ
うして書式材は機構に転送される。上述の通り、ここで
も、ハンドシェーク回路（３７８）がデータの１バイト
ごとの転送に働いている。

上記のように、ディスク駆動機構の故障の場合、このデ
ィスク駆動機構の電源を切り、新しいディスク駆動機構
および書式材は機構を、故障したディスク駆動機構に換
えて、システムに入れることができる。このような場合
、故障したディスク駆動機構に、それが作動不良となら
なかったときに記憶されたはずのデータを復元できるこ
とが望ましい１次に、この復元操作の仕組みについて説
明する。

第３ディスク駆動機構が作動不良となり、交換されたと
仮定した「復旧」モードにおいては、データの復元の段
階は次の通りとなる。先ず、第１、第２．第４ディスク
駆動機構、およびパリティ−チェック用ディスク駆動機
構のデータがトランシーバ群からもたらされる。これは
、トランシーバ（３９４）、（３９Ｂ）、（４０２）、
および（４１０）によるものであって、データはレジス
タ（４１２）、　（４１４）、（４１８）、および（４
３６）に記憶される。この際、第３ディスク駆動機構に
接続するトランシーバおよびレジスタは除外されている
。

このデータは、バス（４２０）沿いにステージングレジ
スタ（４２４）に送り込まれ、同時にパリティ−チェッ
ク用合計が回路（４３ｇ）によって求められ、結果がレ
ジスタ（４４０）に記憶される。

次いで、このパリティ−チェック用合計の結果はバス（
４２０）に戻って、第３書式付は機構に接続する入力レ
ジスタ（４５４’）に送り込まれ、更に、第３パイプラ
インレジスタ（４５６’）を通り、トランシーバ（４０
０）を通ってコネクタ（３１６）に至り、最終的には第
３書式付は機構およびディスク駆動機構に送られる。こ
のようにして、復旧機能は１バイトごとに行われ、失わ
れたデータがすべて、新しく置き換えられたディスク駆
動機構に収容されたときに完了する。

第８図Ａにもどり、マスター制御機構中央処理装置（３
２６）について説明する。アドレスラッチ機構（４６２
）およびデータ用バッファ（４６４）は、マスター制御
機構中央処理装置のデータ情報からアドレス情報を特異
的に分離する。マスター制御機構全体に対する主プログ
ラムはプログラム可能読出し専用メモリ、すなわちＰＲ
ＯＮ　（４６６）に記憶され、過渡記憶容量は、ランダ
ムアクセスメモリ、すなわちＲＡＭ（４６８）および（
４７０）によって与えられる。

第８図Ａの右側に示される読み取りバッファ（４７２）
および（４７４）、および残りのバッファ（４７６）は
、すべて入力機構であって、マスター制御機構中央処理
装置（３２６）によってサンプリングが行われる。因み
に、それぞれ小さな三角形で表わされた入力（４７８）
および（４８０）は、すべて書式材は機構からのもので
ある。

第８図Ｂは、マスター制御機構中央処理装置からの出力
をすべて表したものである。第８図Ｂの左側に示された
レジスタ（４８２）は、マスター制御機構中央処理装置
からの構成出力であって、第７図ＡからＦまでにおいて
述べたデータバス回路に、復旧、読み取り、書込み、そ
の他上述の各種操作の実行を指令することになっている
。

出力レジスタ（４８４）には、その出力の１つとして電
力供給リセットリード線（４８６）が接続されている。

レジスタ（４８４）からの出力のいくつかは、個々の書
式材は機構（４８ｇ）に達する出力であるから、これら
の出力リード線は、個々の書式材は機構内の断続リレー
を駆動するのに充分な電力を供給する、オープンコレク
タ駆動機構（４９０）から特別に電力を供給される。第
８図Ｂに示されたその他のレジスタは、マスター制御機
構中央処理装置（３２６）の制御の下で操作されるその
他への出力レジスタである。

第９図は、マスター制御機構中央処理装置を前面パネル
の回路盤に通ずるコネクタ（４９４）と相互接続させる
回路網を描いたものである。これには、データバスのた
めのトランシーバ（４９６）、および、アドレスバスと
主軸同期信号にラベルされた「インデックス」のための
ドライバー（４９８）が含まれている。第９図に含まれ
るその他の論理回路は、トランシーバ（４９６）の操作
指令を制御し、読み取りおよび書込みの信号を発信する
。

第１０図の単純な回路は、２個のデコーダ回路（５０２
）および（５０４）のみを示すものであって、これらは
、アドレスライン、および、マスター制御機構中央処理
装置からのブロック選択信号のコードを解読し、この中
央処理装置からの入力の結果としての書込みチップ選択
信号および読み取りチップ選択信号を発信する。

第１１図は、電力供給リセット回路（５０６）を示すも
ので、この回路は、入力電力供給の状態を感知し、安定
するのに充分な時間電力供給が行われた場合に、電力供
給リセット信号をリード線（ＳＯａ）に与える。カウン
タ（５１０）は、調時制御回路のために特別なリセット
パルスの生成が必要な場合に使われる。

第１２図および第１３図を参照して、５個のディスク駆
動機構すべての主軸の同期について説明する。

第１２図は、システムの機能に関するブロック線図であ
り、第１３図は、実行時におけるシステムの作動の仕方
を示す回路図である。

まず、第１２図について説明すると（本図は第１図とと
もに図表の１ページ目にある）、主軸モーターは符号（
５０２）により、また、主軸モーターサーボ回路は、符
号（５０４）により示されている。ディスク駆動モータ
ーのサーボディスクから速度フィードバック信号が、間
隔の短い一連のパルスとしてリード線（５０６）に与え
られる。

位置参照信号は、回路（５０８）によってリード線（５
１０）に与えられる。説明に必要な信号の性質とそれら
の調時方法を示すと、ディスク駆動機構主軸モーターは
、通常毎分３，６００回転で回転している。これは、１
回転は１６．６６７ミリ秒、すなわち１６．６６７マイ
クロ秒ごとに行われることを意味する。

位置参照回路（５０８）からのインデックスパルスは。

長さが約２マイクロ秒で、この長さ、そしてこの反復速
度の逆行パルスの形をしている。

ディスク駆動機構それ自身からは、リード線（５１２）
において位置フィードバックの指示、すなわち、ディス
ク駆動機構インデックスが伝えられるが、これは長さが
約１．５マイクロ秒であって、はぼ１６．６６７マイク
ロ秒に１回発生する。この時間的間隔は、実質的にはマ
スターインデックスのそれに対応するが、当然、ディス
ク駆動機構のディスクの実際の速度と向きに左右される
。５個のディスク駆動機構は、初動時にはその角速度の
方向が必ずしも同調していない、これから説明する同期
回路の目的は、５個のディスク駆動機構をすべて同期さ
せることであって、その結果、回転の際の角速度の方向
が実質的に同調しつつ、これらが回転するのである。

回路がディスク駆動機構インデックスを参照インデック
スパルスのプラスマイナス２０ないし３０マイクロ秒に
保ち、かつ、ディスク駆動機構の１回転がほぼ１６，６
６７マイクロ秒となることによって、ディスク駆動機構
は、互いに非常に密接に関連し合うように方向付けられ
、角度の違いは１ないし２度以下となる。

第１２図の説明に戻ると、リード線（５１２）における
ディスク駆動機構インデックスパルスは、リード線（５
１０）における位置参照マスターインデックスパルスと
回路（５１４）において比較される。回路（５１４）は
、ディスク駆動機構インデックスが位置参照マイターイ
ンデックスに先んじているか、あるいは、遅れているか
を判定し、ブロック（５１６）に表示されているように
、参照速度を増減して変化させ、回路（５１８）の情報
の結果として、主軸モーター速度の増減を引き起こす。

第１２図の機能図は、制御の実行方法を模式的に示すも
のであったが、図表の最後のページの１枚に掲載されて
いる第１３図においては、本システムにおける回路の作
動の仕方が説明されている。第１３図には、マイクロプ
ロセッサ（５２２）、マスター制御機構からのリード線
（５１０）におけるマスターインデックス信号、および
、ディスク駆動機構からのリード線（５１２）における
ディスク駆動機構インデックス信号が示されている。更
に、この図には、ＧＡなる表記によってリード線（５０
６）における信号が示されている。

マイクロプロセッサ（５２２）の左にやや詳細に描かれ
ている回路は、ディスク駆動機構の実際の速度の測定の
ための計算に利用される。この計算は、リード線（５０
６）上にＧＡと表わされた非常に短い間隔のパルスをデ
バイダ（５２６）に与え、デバイダ（５２６）が１２８
までカウントするのに要した時間を測定することによっ
て行なわれるが、この時間になると、リード線（５２８
）を通してパルスがマイクロプロセッサ（５２２）に返
されるのである。これがディスク駆動機構の１回転ごと
に約２０回行なわれる。

上記は、デバイダ制御回路（５３０）の制御の下に行わ
れる。デバイダ（５２６）が予め決められたインパルス
数（本実施例では１２８）をカウントするのに要する時
間の間、標準的な２４メガヘルツの刻時機構（５３２）
が、カウンタ制御機構（５３６）の制御の下に、パルス
をカウンタ（５３４）に送り込む、カウンタ（５３４）
から結果として出力される数字がディスク駆動機構の速
度を示している。

ディスク駆動機構がまさに正確な速度で作動している場
合に、カウンタ（５３４）によって得られるはずの数字
に対応する、所望のディスク駆動機構の速度を表す数字
は、例えばレジスタの形でマイクロプロセッサ（５２２
）内に独立に記憶されている。

カウンタ（５３４）から受は取った計数が、マイクロプ
ロセッサ（５２２）内の速度レジスタに記憶された参照
速度よりも大きい場合は、ディスク駆動モーターの回転
が遅過ぎることになり、モーターを加速するための信号
がリード線（５４０）に送り出される。逆に、カウンタ
（５３４）からの計数がマイクロプロセッサ（５２２）
内の速度参照レジスタに記憶された数字よりも小さい場
合は、ディスク駆動モーターを減速するための信号が出
力リード線（５４２）に送り出されることになる。

もしも、両方の数字が同一であれば、リード線（５４０
）および（５４２）に送り出された信号のそれ以前の状
態が逆転することになり、モーターの速度は所望の真の
値の付近でゆらぐ、すなわち僅かに変化することになる
。因みに、サンプリングの頻度は、モーターの１回転あ
たり約２０回であるので、連続的なサンプリングの間に
、リード線（５４０）および（５４２）に送り出される
信号の持続時間が短いことから、モーターが相当期間に
わたって同一の極性に保たれているかぎりは、それらの
速度に対する信号の影響は相対的に小さい。

次に、マスターインデックスの位置、および、ディスク
駆動機構インデックスの信号の比較の影響について述べ
る。基本的になされるべきことは、マイクロプロセッサ
に記憶された速度参照の数字の値を、マスター参照イン
デックスおよびディスク駆動機構インデックスの相対的
な位置が、モーターが加速あるいは減速されるような位
置であるかどうかに従って変化させることである。

より具体的には、システムに初めに電力が供給され、デ
ィスク駆動機構インデックスおよびマスターインデック
スが、１．０ミリ秒以上（完全な１回転に要する１６．
６６７ミリ秒に対して）というように、かなりの角距離
だけ正常な間隔を取っていた場合、マイクロプロセッサ
に記憶された参照数字が動いて、モーター速度が公称速
度のプラスマイナス０．４５バ一セント程度変化する。

ディスク駆動モーターは、ディスク駆動機構インデック
スの位置がマスターインデックスにおけるプラスマイナ
ス１．０ミリ秒以内になるまで、この速度に維持される
のである。

ディスク駆動機構インデックスが、プラスマイナス１．
０ミリ秒以内ではあるが、マスターインデックスの位置
のプラスマイナス２００マイクロ秒の外にある場合、デ
ィスク駆動モーターの速度は。

公称速度のプラスマイナス０．１パーセントへと変えら
れる。ディスク駆動モーターは、ディスク駆動機構イン
デックスの位置が参照インデックス信号のプラスマイナ
ス２００マイクロ秒以内になるまで、この速度に維持さ
れる。インデックスの間隙が２００マイクロ秒以内にな
ると、３０マイクロ秒以下になるようにインデックスの
間隙を更に減少させることが目的となる。このような小
さな間隙が達成されると、参照用数字の変化量、および
、変化の起こる速度は限定される。

このようにして、このプラスマイナス３０マイクロ秒と
いう間隔の範囲内で、参照用数字は、前の数字から１単
位ごとにしか変化せず、この変化は、主軸の２回転ごと
、あるいは、ディスク駆動機構インデックスパルスが２
回発生するごとに１度しか起こらない。パルスの間隔が
更に近づき、３０マイクロ秒以内になると、変化のため
の時間的間隔は更に制限されるようになる。

第１４図を参照し、「フェールセーフ」システムについ
て説明する。連続的な段階は、読み取り操作の開始を示
す楕円（６０２）から始まる。ブロック（６０４）はす
べてのディスク駆動機構からのデータを制御機構、ある
いは書式術は機構のバッファへと読み込ませる段階を示
している。菱形（６０６）は何らかのエラーがないかを
調べる。

肯定の結果によって菱形（６０８）へと導かれ、ここで
はディスクのエラーが２個以上あるのかを調べる。肯定
の結果により、再試行を示すブロック（６１０）へと導
かれ、エラーは、単なる過渡的なエラーかどうかが調べ
られる。菱形（６１２）は、まだ他にエラーがないかを
調べる。肯定の結果により。

ディスクのエラーが２個以上かどうかを調べる菱形（６
１４）に到達する。肯定の結果は、問題のありそうな部
域を示し、ブロック（６１６）は、データが、おそらく
他の方法でデータを修正するか、作動率、良の性格を判
定する診断機能を実行するなど、システムの選択に従っ
て取り扱われることを示している。

菱形（６０８）に戻り、ディスクのエラーが２個以上あ
るかどうかを調べて、否定の結果が得られた場合に導か
れるブロック（６１８）は、健全な３個のデータディス
クとパリティ−チェック用ディスク駆動機構を読み取る
ことによって、正しいデータを生成し、エラーのあるデ
ィスクの間違ったデータと置き換えることを示している
。この手順に必要な段階の詳細は、マスター制御機構回
路に関連して既に述べた。

ブロック（６２０）として表わされた次の段階は、上位
コンピュータ、あるいはデータ処理装置に正しいデータ
を伝達することである６次に、菱形（６１２）における
否定の場合について述べると、この場合は、正しいデー
タを上位コンピュータに渡すことを意味する菱形（６２
０）へと直ちに導かれる。

同様に、菱形（６１４）における否定の結果は、ディス
クのエラーは１個だけであることを示し、菱形（６１Ｂ
）によって表されるデータの再現へと導かれ、次いで、
正しいデータを上位コンピュータに渡すことになる。楕
円（６２２）は、プログラム順路の終結を表わす。

第１５図は、「高速シーク」プログラムの手順を示して
いる。このプログラムは、マスター制御機構中央処理装
置（３２６）に付随するＦＲＯＭ　（４６６）に記憶さ
れている。第１５図において、最初のブロック（６３２
）は、上位コンピュータあるいはデータ処理装置からの
、マスター制御機構に対する命令の入力の受は取りを示
している。菱形（６３４）は、命令がデータ転送命令で
あるか否かを調べる。

上述のように、上位コンピュータからマスター制御機構
への命令は５Ｃ３Ｉ命令の形になっており、通常、それ
ぞれ８ビットの情報が含まれる６ないし１０バイトのブ
ロックを含んでいる。通常、伝達されるべき情報の２バ
イト目には、この命令がデータ転送命令であるか否かの
指示、および、この命令が関係するディスク駆動機構の
ディスクの位置の指定が含まれている。

菱形（６３４）における調査の結果が肯定であれば、命
令は、ブロック（６３６）に示されているように、ディ
スク駆動機構に対する物理的なシリンダアドレスに変換
される。ブロック（６３８）は、高速シーク「注意」の
メツセージをディスクの書式術げ機構すべてに送り出し
、各ディスク駆動機構に付随するヘッド位置決め機構が
、命令の最終的な受け取りの準備として、ヘッドをディ
スクに対して設定された適切な角度に移動させる段階を
表わしている。

次の段階は、ブロック（６４０）に示されているように
、入力された命令をマスター制御機構内の命令待ち行列
に入れることである。データ転送命令がすぐに到着する
ので、ディスク駆動機構内のヘッドの位置が既に適切な
位置に設定されつつあるため、第１５図において展開さ
れる高速シーク手順によってかなりの時間が節約される
ことが期待される。菱形（６３４）の調査に対する否定
的な結果によっても、ヘッドの位置決めが不要であるこ
とから、ブロック（６４０）に導かれる。主プログラム
に戻る最後の段階はブロック（６４２）によって示され
ている。

以上において添付の図を用いて行った詳細な説明は、本
発明の１実施例に関するものである０本発明は、この実
施例に限定されるものではなく、２個のパリティ−チェ
ック用ディスク駆動機構を備えた１０個のディスク駆動
機構を用いたシステムも採用され、上位コンピュータに
おける高いデータ転送率をもたらすことが可能である。

更に、偶数あるいは奇数のパリティ−を用い、がっ、デ
ータディスク駆動機構において多様なビットの組み合わ
せによるパリティ−チェック法を形成することによって
、別のパリティ−チェックの体系を用いることも可能で
ある。

更に、本発明におけると同じ結果を得るために。

異なる論理回路の配置、および異なる機械的な構成をと
ることもできる。したがって、本発明は、本明細杏に詳
細に述べられ、かつ、添付の図において示されたシステ
ムに限定されるものではない。

【図面の簡単な説明】

第１図は、本発明の原理を図解するシステムブロック線
図である。 第２Ａ図および第２Ｂ図は、ともに第１図のシステムの
物理的構成を図解する分解図となっている。 第３図は、第１図および第２図のシステムに含まれる制
御および信号表示盤の拡大図である。 第４図は、第１図および第２図のコンピュータにおいて
、前面パネル、および制御盤を取り外し。 ５個のウィンチェスタ−型ディスク駆動機構と書式付は
機構のユニットのうちの１台を、交換のためにシステム
より半ば引き出したところを示している。 第５Ａ図乃至第５Ｅ図は、ともに制御盤の信号ランプお
よび関連回路の制御配線を示す回路線図である。 第６Ａ図および第６Ｂ図は、ともにディスク駆動機構ユ
ニットの各々に付随するチャネル書式付は機構の回路線
図となっている。 第７Ａ図乃至第７Ｆ図は、マスター制御機構のデータバ
ス回路群の回路線図を構成している。 第８Ａ＠および第８Ｂ図は、ともに、マスター制御機構
中央処理装置およびこれに付随の入出力回路が関与する
、マスター制御機構の他の主要部分に関するブロック線
図となっている。 第９図、第１０図、および第１１図は、マスター制御４
ｔ＆楕の一部をなす、その余の回路群の線図を構成して
いる。 第１２図は、主軸同期回路の作動様式を示すサーボルー
プ機能図である。 第１３図は、主軸同期回路の作動様式を示すブロック回
路線図である。 第１４図は、システムのフェイルセーフ作動様式を表す
模式図であり、第１５図は、上位コンピュータと本発明
の記憶システムとの間におけるデータ転送を加速するた
めの「高速シーク」手法を示すプログラム流れ図である
。 （１２）上位コンピュータ　　　　　　（１４）マスタ
ー制御機構（１６）ＳＣ３Ｉインターフェース （１８）　（２０）　（２２）　（２４）　（２６）デ
ィスク駆動機構（２８）チャネル書式付は機構　　　（
３の主軸同期回路（３２）ＥＳＤＩＳＣＩインターフェ
ース（３４）マスタ／チャネルバス（３６）主軸参照信
号回路　　　　　（４２）主ハウジング（４４）スライ
ドレール　　　　　　（４６）取りつけレール（５０）
上面カバー　　　　　　　　（５２）電力供給装置（５
４）スペース　　　　　　　　　（５６）後部締切り板
（５８）ファン　　　　　　　　　　（６０）通風格子
（６２）支持枠　　　　　　　　　　（６６）下位部品
（６ｇ）　（７０）上部トラック　　　　　（７２）下
部トラック（７４）　（７６）　（７８）　（８０）下
位部品　　　（８２）前面カバー（８４）ハンドル　　
　　　　　　　（８６）雄コネクタ（８８）雌コネクタ
　　　　　　　　　（９０）　（９２）導線（９６）可
視表示用部品　　　　　　（９８）ヒンジ（１００）フ
ランジ　　　　　　　　　（１０２）支持板（１０４）
プリント配線回路板　　　　（１０６）液晶表示機構（
１０ｇ）書きこみスイッチ　　　　　（１１０）導線（
１１２）発光ダイオード　　　　　　（１１４）スイッ
チパネル（１１６）前部カバー　　　　　　　（１１８
）窓（１２２）　（１２４）　（１２６）　（１２８）
　（１３０）　（１３４）発光ダイオード（１３６）書
きこみ防止スイッチ　　　（１３８）発光ダイオード（
１４０）数字キーバッド部分　　　　（１４２）実行ス
イッチ（１４４）再開スイッチ　　　　　　　（１４６
）オンライン診断スイッチ（１４８）復帰スイッチ　　
　　　　　（１５２）ブロック（１６４）　（１６６）
リード線束　　　　　（１６８）抵抗（１７０）　（１
７２）ラッチ回路　　　　　（１７４）　（１７６）Ｏ
Ｒ回路（１７８）　（１８０）出力リード線　　　　（
１８２）　（１８４）計数回路（１８６）リード線　　
　　　　　　　（１８８）　（１９０）計数回路（１９
２）　（１９４）フリップフロップ回路（１９６（（１
９８）　（２００）　（２０２）ＯＲ回路（２０３）主
軸同期制御論理回路　　　（２０５）ラインレシーバ（
２０７）状態レジスタ　　　　　　　　（２０８）リー
ド線（２０９）命令レジスタ　　　　　　　（２１１）
バストランシーバ（２１２）ラッチ回路　　　　　　　
　（２１３）ラインレシーバ（２１４）フラッシャ出力
リードｍ（２１５）バッファ管理ブロック（２１７）ラ
イン駆動ブロック　　　　（２１８）インバータ（２１
９）駆動機構の故障 （２２１）伝達確認ライン駆動ブロック（２２２）ＡＮ
Ｄ回路（２２３）アドレス解読ブロック　　　（２２４
）ＯＲ回路（２２５）データ記憶ブロックバッファ（２
２６）インバータ回路（２２力割り込み命令解読ブロッ
ク　（２２９）リード線（２３１）バス　　　　　　　
　　　　（２３３）小制御機構（２３５）アドレスラッ
チ及びデコーダ回路（２３７）バス　　　　　　　　　
　　（２３８）コネクタ（２３９）データバス　　　　
　　　　（２４０）デコーダ回路（２４１）ディスク制
御機構　　　　　（２４２）デコーダ回路（２４７）差
動ドライブブロック　　　（２４９）ラインドライバー
（２５１）差動レシーバ−（２５３）ラインレシーバ（
２５５）　（２５７）ラインドライバー　　（３０２）
　（３０４）コネクタ（３０６）ＳＣ３Ｉ制御回路　　
　　　　　（３０８）ＳＣＳＩマイクロ制御回路（３１
０）差動駆動回路 （３１２）　（３１４）　（３１６）　（３１８）　（
３２のコネクタ（３２２）シーケンサ回路とデータ復元
回路との境界線（３２４）マイクロシーケンサ （３２６）マスター制御中央処理装置 （３２８）リード線　　　　　　　　　　（３３０）プ
ログラムリード線（３３２）マルチプレクサ （３３４）プログラマブル事象生成機構（３３６）　（
３３８）マルチプレクサ　　　（３４０）組合せ論理回
路（３４２）ゲート　　　　　　　　　　　（３４４）
ＯＲゲート（３４６）ＡＮＤゲート　　　　　　　　　
（３４８）バッファ同期レジスタ（３５０）ＦＩＦＯレ
ジスタ （３５２）バッファ回路と他の回路との境界線（３５４
）　）−ランシーバ回路　　　　　（３５６）リード線
（３６０）デコーダー　　　　　　　　（３６２）　ト
ランシーバ回路（３６４）　（３６６）バス　　　　　
　　　（３６ｇ）論理回路（３７０）　トランシーバ回
路　　　　　（３７２）論理回路（３７４）　（３７６
）ラインドライバー書式材は機構（３７８）　（３８０
）シェークハンド回路　（３８２）フリップフロップ回
路（３８４）　（３８６）書式材は機構を示す境界線（
３８８）ＡＮＤゲート（３９０）出方リード線（３９２
）主軸参照カウンタ　　　　　（３９４）　トランシー
バ回路（３９６）レジスタ （３９８）　（４００）　（４０２）　トランシーバ回
路（４０４）　（４０６）　（４０８）受信レジスタ（
４１０）トランシーバ回路 （４１２）　（４１４）　（４１６）　（４１８）パイ
プラインレジスタ（４２０）　（４２２）バス　　　　
　　　　（４２４）遅延レジスタ（４２６）　（４２８
）バス　　　　　　　　（４３０）　トランシーバ（４
３４）　（４３６）レジスタ　　　　　　　（４３８）
パリティ合計回路（４４０）パリティ−レジスタ　　　
　（４４４）　（４４６）バス（４４８）パリティ−合
計回路　　　　（４５２）　（４５４）入力レジスタ（
４５６）パイプラインレジスタ　　　（４６２）アドレ
スラッチ（４６４）データバラ：７　ｙ　　　　　　　
（４６６）プログラム可能ＲＯＭ（４６８）　（４７０
）ＲＡＭ　　　　　　　　　　（４７２）読み取りバッ
ファ（４７６）バッファ　　　　　　　　　　（４７８
）　（４８０）入力リード線（４８４）出力レジスター （４８６）電力投入リセットリード線　（４８８）書式
材は機構（４９０）オープンコレクタドライバー（４９
４）コネクタ（４９６）　トランシーバ　　　　　　　
（４９８）駆動機構（５０２）　（５０４）デコーダ回
路　　　　　（５０６）電力投入リセット回路（５０８
）ａｉ力投入リセットリード線　（５１０）カウンタ（
５０２）主軸モータ　　　　　　　　（５０４）主軸モ
ーターサーボ回路（５０６）フィードバック用リード線
　（５０８）位置参照信号発生回路（５１０）位置参照
信号発生回路リード線（５１２）リード線　　　　　　
　　　　（５１４）回路（５１６）モーター速度参照機
構　　　（５１８）回路（５２２）マイクロプロセッサ
　　　　（５２６）デバイダ−（５２８）リード線　　
　　　　　　　（５３０）デバイダ−制御回路（５３２
）ディスク駆動機構同調用クロック（５３４）カウンタ
　　　　　　　　　（５３６）カウンタ制御回路（５４
０）リード線　　　　　　　　　　（５４２）出力リー
ド線（６０２）読み取り操作開始　　　　　（６０４）
読み取り作業（６０６）エラー検索　　　　　　　　（
６０８）照会作業（６１０）再試行　　　　　　　　　
　（６１２）　（６１４）エラー検索（６１６）データ
処理　　　　　　　　（６１８）データ復元（６２０）
データ伝達　　　　　　　　（６２２）プラグラムの終
り（６３２）命令の入力　　　　　　　　（６３４）命
令の区別（６３６）命令の変換 （６３８）高速シークの注意メツセージの変換（６４０
）待ち行列処理　　　　　　　（６４２）主プログラム
の復帰■ ＼ い 互 当 勇 い　　　　　当 一 手続補正書彷幻 平成１年３月２÷日 特許庁長官　吉　１）文　毅　殿 １、事件の表示 昭和６３年特許願第２８１１４７号 事件との関係　　特許出願人 名　称　　マイクロポリス　コーポレーション４、代理
人 平成１年２月１３日（発送日平成１年３月７日）ｒ第６
０頁から第７２頁」までを削除する。

Claims (1)

1. 【特許請求の範囲】 （１）少なくとも３個以上の実質的に標準仕様のディス
   ク駆動装置と、該ディスク駆動装置を並列に取りつける
   手段と、該ディスク駆動機構におけるディジタルデータ
   の記憶、および、上位コンピュータと該ディスク駆動機
   構との間におけるデータおよび命令のやりとりの制御の
   ためのマスター制御機構手段と、該ディスク駆動機構の
   大部分からなる一群のディスク駆動機構にデータを記憶
   させるための手段、および、該ディスク駆動機構群に記
   憶されたデータに関するパリテイーチェックデータを該
   ディスク駆動機構の少なくとも１個以上に記憶させる手
   段と、該ディスク駆動機構群のいずれか１個において過
   誤を生じあるいは逸失したデータを、パリテイーチェッ
   ク用ディスク駆動機構のデータと該ディスク駆動機構群
   の他のディスク駆動機構中のデータとから上位コンピュ
   ータとの接続状態を保ったまま再生する手段と、該ディ
   スク駆動機構中の作動不良のものに対する電力供給を停
   止する手段と、いずれか１個のディスク駆動機構をこの
   システムの上位コンピュータとの接続状態を保ったまま
   交換する手段と、該再生データを用いて作動不良のディ
   スク駆動機構と交換した新しいディスク駆動機構にデー
   タを復元する手段と、上位コンピュータからのデータを
   該ディスク駆動機構群のうちの連続するものに連続的に
   用いられる連続するバイトあるいはビット群として該デ
   ィスク駆動機構に記憶させる該制御手段とからなる、並
   列配列のウィンチェスター（ｗｉｎｃｈｅｓｔｅｒ）型
   ディスク駆動機構を用いた記憶システム。 （２）ディスク駆動機構の各々に、マスター制御機構を
   接続させるためのディスク駆動書式付け機構を設けた請
   求項（１）記載の記憶システム。 （３）データを該ディスク駆動機構群のうちの連続する
   ものにそれぞれ連続的に用いられる８ビット情報の連続
   するバイトとして、該ディスク駆動機構に記憶させる請
   求項（１）記載の記憶システム。 （４）システムの状態表示用信号ランプ手段と、システ
   ムの作動モード制御用制御スイッチと、診断情報の表示
   用英数字表示機構と、システムへの制御信号発信用鍵盤
   とを含む、制御および信号表示盤を備えた請求項（１）
   記載の記憶システム。 （５）ディスク駆動機構の少なくとも１個以上の前面に
   おいて該表示盤を取り付けるための手段と、該表示盤の
   該システムに対する機能的連結状態を保ちつつ、該表示
   盤を該ディスク駆動機構のいずれの前面からも取り去っ
   て、該ディスク駆動機構の取り外しおよび交換を可能に
   させるための手段とを備えた請求項（４）記載の記憶シ
   ステム。 （６）４個のディスク駆動機構を該ディスク駆動機構群
   の一部とし、１個をパリテイーチェック用ディスク駆動
   機構とする５個のディスク駆動機構を含む請求項（１）
   記載の記憶システム。 （７）マスター制御機構手段から発信される単一の信号
   によって、該ディスク駆動機構のすべてにおける角回転
   を同期させる手段を更に備えた請求項（１）記載の記憶
   システム。（８）ハウジングを備え、ディスク駆動機構
   とこれに付随する書式付け機構とからなるユニットの各
   々がディスク駆動機構、および書式付け機構を該ハウジ
   ング内に案内するための手段に取りつけられ、該ハウジ
   ングと該ディスク駆動機構および付随書式付け機構の各
   々とにこれらが噛み合うように接続させるコネクタ手段
   を備え、該ディスク駆動機構および書式付け機構の各々
   が該ハウジング内に案内され、あるいは、該ハウジング
   より取り出される際に、自動的にこれらがシステムとそ
   れぞれ接続され、あるいは、分離されるようになってい
   る請求項（２）記載の記憶システム。 （９）システムが標準仕様の５．２５インチディスク駆
   動機構装置を含み、標準仕様の４８３ｍｍ（１９インチ
   ）の大きさのラックに収めることのできる、高さが約１
   ７８ｍｍ（７インチ）で横幅が約１７８ｍｍ（７インチ
   ）のハウジングを備え、該標準仕様ディスク駆動機構を
   、その主軸を一般的には水平方向にして該ハウジング内
   に取り外し可能なように並列的に取り付けた請求項（１
   ）記載の記憶システム。 （１０）多重ディスク駆動機構に並列的にデータを転送
   してシステムのデータ転送率を高める手段を含む請求項
   （１）記載の記憶システム。 （１１）小規模コンピュータシステムインターフェース
   （ＳＣＳＩ）命令を上位データ処理機構からマスター制
   御機構手段へと送る手段と、初めにデータ転送に関する
   部分的ＳＣＳＩ命令を処理し、次いでヘッドの位置決め
   命令をディスク駆動機構にリレーしてシステムの応答速
   度を高める手段とを含む請求項（１）記載の記憶システ
   ム。 （１２）取り外し可能なシステム前部カバーを備え、該
   カバーが、その定位置においてディスク駆動機構、およ
   び、制御および信号表示盤の前面を被っている場合にも
   信号ランプを見ることを可能とする手段をも備えた請求
   項（１）記載の記憶システム。 （１３）少なくとも３個以上の実質的に標準仕様のウィ
   ンチェスター型ディスク駆動機構と、該ディスク駆動装
   置を互いに隣接して取りつける手段と、該ディスク駆動
   機構におけるディジタルデータの記憶、および、上位コ
   ンピュータと該ディスク駆動機構との間におけるデータ
   および命令のやりとりの制御のためのマスター制御機構
   手段と、該ディスク駆動機構の大部分からなる一群のデ
   ィスク駆動機構にデータを記憶させるための手段、およ
   び、該ディスク駆動機構群に記憶されたデータに関する
   パリテイーチェックデータを該ディスク駆動機構の少な
   くとも１個以上に記憶させる手段と、該ディスク駆動機
   構群のいずれか１個において過誤を生じあるいは逸失し
   たデータを、パリテイーチェック用ディスク駆動機構の
   データと該ディスク駆動機構群の他のディスク駆動機構
   中のデータとから再生する手段と、上位コンピュータか
   らのデータを該ディスク駆動機構群のうちの連続するも
   のに連続的に用いられる連続するバイトあるいはビット
   群として、該ディスク駆動機構に記憶させる該制御手段
   と、該マスター制御機構手段から発信される信号によっ
   て該ディスク駆動機構のすべてにおける角回転を同期さ
   せる手段とからなる並列配列のウィンチェスター型ディ
   スク駆動機構を用いた記憶システム。 （１４）命令の初めの部分にデータ転送情報を含む可能
   性のある長い書式の該命令を、主データ処理機構からマ
   スター制御機構手段へと送る手段と、その場合に、初め
   にデータ転送に関する部分を処理し、次いでヘッドの位
   置決め命令をディスク駆動機構にリレーしてシステムの
   応答速度を高める手段とを含む請求項（１３）記載の記
   憶システム。 （１５）少なくとも３個以上のウィンチェスター型ディ
   スク駆動装置と、該ディスク駆動装置を互いに隣接して
   取りつける手段と、該ディスク駆動機構におけるディジ
   タルデータの記憶、および、上位コンピュータと該ディ
   スク駆動機構との間におけるデータおよび命令のやりと
   りの制御のためのマスター制御機構手段と、該ディスク
   駆動機構の大部分からなる一群のディスク駆動機構にデ
   ータを記憶させるための手段、および、該ディスク駆動
   機構群に記憶されたデータに関するパリテイーチェック
   データを該ディスク駆動機構の少なくとも１個以上に記
   憶させる手段と、該ディスク駆動機構群のいずれか１個
   において過誤を生じあるいは逸失したデータを、パリテ
   イーチェック用ディスク駆動機構のデータと該ディスク
   駆動機構群の他のディスク駆動機構中のデータとから再
   生する手段と、上位コンピュータからのデータを該ディ
   スク駆動機構群のうちの連続するものに連続的に用いら
   れる連続するバイトあるいはビット群として、該ディス
   ク駆動機構に記憶させる該制御手段と、命令の初めの部
   分にデータ転送情報を含む可能性のある長い書式の該命
   令を主データ処理機構からマスター制御機構手段へと送
   る手段、およびその場合に、初めにデータ転送に関する
   部分を処理し、次いでヘッドの位置決め命令をディスク
   駆動機構にリレーしてシステムの応答速度を高める手段
   とからなる並列配列のウィンチェスター型ディスク駆動
   機構を用いた記憶システム。 （１６）少なくとも３個以上のウィンチェスター型ディ
   スク駆動装置と、該ディスク駆動装置を互いに隣接して
   取りつける手段と、該ディスク駆動機構におけるディジ
   タルデータの記憶、および、上位コンピュータと該ディ
   スク駆動機構との間におけるデータおよび命令のやりと
   りの制御のためのマスター制御機構手段と、該ディスク
   駆動機構の大部分からなる一群のディスク駆動機構にデ
   ータを記憶させるための手段、および、該ディスク駆動
   機構群に記憶されたデータに関するパリティーチェック
   データを該ディスク駆動機構の少なくとも１個以上に記
   憶させる手段と、該ディスク駆動機構群のいずれか１個
   において過誤を生じあるいは逸失したデータを、パリテ
   イーチェック用ディスク駆動機構のデータと該ディスク
   駆動機構群の他のディスク駆動機構中のデータとから再
   生する手段と、上位コンピュータからのデータを該ディ
   スク駆動機構群のうちの連続するものに連続的に用いら
   れる連続するバイトあるいはビット群として、該ディス
   ク駆動機構に記憶させる該制御手段とからなり、このシ
   ステムには、該マスター制御機構手段を該ディスク駆動
   機構の各々に連結させるためのディスク駆動書式付け機
   構が含まれ、更に、ハウジングが含まれ、ディスク駆動
   機構と付随書式付け機構がディスク駆動機構および書式
   付け機構を該ハウジング内に案内するための手段と、該
   ハウジングと該ディスク駆動機構および付随書式付け機
   構の各々とにこれらが噛み合うように接続させるコネク
   タ手段とに取り付けられ、該ディスク駆動機構および書
   式付け機構の各々が該ハウジング内に案内され、あるい
   は、該ハウジングより取り出される際に、自動的にこれ
   らが該システムとそれぞれ接続され、あるいは、分離さ
   れるようになっていることを特徴とする、並列配列のウ
   ィンチェスター型ディスク駆動機構を用いた記憶システ
   ム。