JPH01250929A - 薄膜トランジスタパネルの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、液晶テレビ等に用いられる薄膜トランジスタ
パネルの製造方法に関する。

〔従　来　技　術〕

液晶テレビ等に使用される液晶表示装置としては、高コ
ントラスト及び高時分割駆動が要求されるために、アク
ティブマトリックス型を用いることが提案されている。

このアクティブマトリックス型の液晶表示装置は、画素
となる透明電極およびこの透明電極に接続されたスイッ
チング素子をマトリックス状に複数配列した基板と、こ
の基板に配列された複数の透明電極に対向する他方の透
明電極を設＆、ｌた対向基板と、およびこれらの基板間
に封入された液晶とを備えている。そして、前記スイッ
チング素子として、薄膜トランジスタを用いることが提
案されている。

ところで、上述の薄膜トランジスタをスイッチング素子
として用いた薄膜トランジスタパネル（以下ＴＰＴパネ
ルと称す。）は上述の様に多数の画素がマトリックス状
に配設しており、開口率が大きいほど画像品質は向上す
る。すなわち、マトリックス状に配設された画素電極の
面積を画素の開口面積と同じになるように大きくすれば
、液晶表示装置全体に表示される画像の表示面積も大き
くなるから、極めて見易い画面となる。

そこで、ＴＰＴパネルの画素電極の面積を大きくする為
、パネルの最上面に画素電極を形成した、いわゆるＴＯ
ＰＩＴＯ構造とするＴＰＴパネルが考えられている。す
なわち、このＴＯＰＩＴＯ構造のＴＰＴパネルは、ガラ
ス、石英等で構成される基板上に、ゲート電極、ゲート
絶縁膜、半導体層、ドレイン電極及びソース電極を順次
積層して形成される薄膜１−ランジスタをマトリックス
状に多数形成し、これら薄膜トランジスタ全体を覆うよ
うに透明絶縁膜を形成した後、個々の薄膜トランジスタ
のソース電極上にコンタクトホールを形成し、このコン
タクトホール及び透明絶縁膜上に画素電極となる透明導
電材料を堆積してパターンニングすることによりパネル
の最上面に画素電極を形成している。この様に画素電極
をＴＰＴパネルの最上面に形成する構造であれば、画素
電極とドレイン電極が同一平面上に位置することがなく
、しかも画素電極とドレイン電極間には透明絶縁膜が形
成されているので、画素電極とドレイン電極とが短絡す
るという薄膜トランジスタの不良の発生を防ぐこともで
きる。

更に、ＴＯＰＩＴＯ構造を用いた場合、画素電極とドレ
イン電極との絶縁を完全なものとする為、画素電極とド
レイン電極との間の透明絶縁膜の厚さは２０００〜３０
００人に堆積されている。この為上述のコンタクトホー
ルの段差も２０００〜３０００人となる。

また、画素電極は通常５００人程鹿の厚さに形成される
。したがって、画素電極をコンタク１〜ホール及び透明
絶縁膜上に堆積する際、コンタクトホールの内面全てに
均一に画素電極を堆積することはむずかしい。画素電極
が均一にコンタクトホールに堆積されないと、コンタク
トボール内の画素電極とソース電極間の電気的接続が不
充分となり、画素電極とソース電極間の短絡不良の原因
となる。

この為、コンタクトホール内に画素電極を形成したあと
コンタク１−メタルを形成し、画素電極とソース電極と
の短絡不良を防止している。

〔従来技術の問題点〕

上述の様な従来のＴＰＴパネルの製造方法によれば、画
素電極となる透明導電材料をコンタクトボール及び透明
絶縁膜上に堆積した後フォトマスクを使用し、フォトリ
ソグラフィー法により所定のパターンにエツチングし、
画素電極を形成する。

したがって、フォトマスクが必要であると共に、画素電
極の形状は画素の開口率に直接影響を与える為、フナｌ
−マスクを使用した画素電極のパターニングには高精度
が要求される。したがって、フォトマスクの形状は精度
のすぐれたものが必要となる。

〔発明の目的〕

本発明は上記従来の欠点に鑑み、ＴＰＴパネルの画素電
極の形成にフォトマスクを用いることな（、高精度のパ
ターニングにより開口率を向上させた画素電極を形成す
ることを可能とするＴＰＴ＝４− パネルの製造方法を提供することを目的とする。

〔発明の要点〕

本発明は透明基板上に不透明材料よりなるゲート電極と
ソース電極、ドレイン電極等を順次積層すると共に前記
透明基板上に不透明材料よりなるゲート配線、ドレイン
配線を形成し、さらにソース電極上のコンタクトホール
上に不透明なコンタクトメタルを形成し、ネガレジスト
を塗布した後、上述のゲート電極、コンタクトメタル等
をマスクとして前記透明基板の裏面から露光し、さらに
現像処理をして、薄膜トランジスタ等の上に積層された
画素電極をパターンニングすることによって、特別なフ
ォトマスクを不用とし、画素電極のパターニング加工精
度のすぐれたＴＰＴパネルを製造することを要点′とす
る。

〔発明の実施例〕

以下本発明の実施例について図面を参照しながら詳述す
る。

第１図は、本発明によるＴＰＴパネルの製造方法により
製造されたＴＰＴパネルの一部分の断面６一 図である。

同図に示す様に、ガラス、石英等よりなる基板上にアル
ミニウム（Ａ／）、モリブデン（Ｍｏ）等のゲート電極
ｌがパターン形成され、ゲート電極１上には窒化シリコ
ンよりなるゲート絶縁膜２が堆積され、さらにゲート絶
縁膜２上には半導体層としてアモルファスシリコン膜３
が１０００人程度Ｏ４さで形成されている。このアモル
ファスシリコン膜３上には、リンを高濃度にドープした
ｎ＋アモルファスシリコン膜４が形成され、このｎ゛ア
モルファスシリコン膜４上に、ドレイン電極５と、ソー
ス電極６がそれぞれ第１図のように形成され、これらに
よって薄膜１−ランジスタが構成されている。

そして、この薄膜トランジスタ上には透明絶縁膜７が形
成され、この透明絶縁膜７上のソース電極６に対応する
位置にはコンタクトポール８が形成されている。また、
ソース電極６上の画素電極９はコンタクトホール８を介
してソース電極６と電気的に接続されている。

また、コンタクトポール８上に形成された画素電極９上
にはアルミニューム（Ａβ）等で構成されたコンタクト
メタル１０が形成されている。

一方、第１図の断面図には図面垂直方向に形成されたド
レイン配線部１１の断面も示されている。

このドレイン配線部１１は、上述のゲート絶縁膜２上に
順次形成されたアモルファスシリコン膜３、ｎ１アモル
ファスシリコン膜４、ドレイン配線５′で構成されてい
る。このアモルファスシリコン膜３、ｎ＋アモルファス
シリコン膜４、ドレイン配線５′の形成は詳しくは後述
するが、上述の薄膜トランジスタを構成するアモルファ
スシリコン膜３、ｎ＋アモルファスシリコン膜４、ドレ
イン電極５を形成する時と同時に形成されたものである
。

また、このドレイン配線部１１上の透明絶縁膜７上には
詳しくは後述するが画素電極９は形成されていない。

上述の様に構成された薄膜トランジスタ、画素電極９は
、基板上にマトリクラス状に多数個形成され、各々の薄
膜トランジスタのゲート電極は行毎に図示しないゲート
線に接続され、ドレイン電極５は列毎に上述のドレイン
配線５′に図示しない箇所で接続されている。

次に上述の構造のＴＰＴパネルの製造方法について説明
する。

第２図（ａ）〜（ｄｌは本発明のＴＰＴパネルの製造方
法の工程を示す図である。なお、上述の第１図に対応す
る部分は同一符号を記す。

先ず、第２図（ａ）に示す様にガラス、石英等からなる
基板上に真空蒸着法、又はスパッタリング法等を用いて
アルミニューム（ＡＡり、モリブデン（Ｍｏ）、クロム
（Ｃｒ）等の電極配線材料を膜厚２０００Å以上堆積し
、その後フォトリソグラフィー法によりパターン形成し
、パターン幅が２０μｍ程度のゲート電極１を形成する
。次に、窒化シリコンからなるゲート絶縁膜２をスパッ
タリング法あるいはプラズマＣＶＤ法等により前記基板
及び上述のゲート電極１上に形成する。その後、アモル
ファスシリコンをプラズマＣＶＤ法によりゲート絶縁膜
２上に形成する。その後、リン（Ｐ）イオンがドーピン
グされたアモルファスシリコン膜（半導体層）３とｎ゛
ア７モルフアスシリコン膜４形成し、さらにスパッタリ
ング法等によりｎ゛アモルファスシリコン膜４上に透明
な導電性の金属例えばアルミニウム（ＡＡ）等を堆積す
る。

その後、フォトリソグラフィー法によりｎ１アモルファ
スシリコン膜４及び透明な導電性金属をパターンニング
し、ドレイン電極５、ソース電極６を形成する。

この時、同時にパターンニングによりアモルファスシリ
コン膜３、ｎ＋アモルファスシリコン膜４、ドレイン配
線５′が形成されドレイン配線部１１となる。

次に、以上の様にして形成した薄膜トランジスタ、及び
ドレイン配線部ｌｌ上に同図ｆａ）に示す様に無機又は
有機の透明物質、例えばアクリル等の絶縁材料をプラズ
マＣＶＤ等により堆積し透明絶縁膜７を形成する。この
透明絶縁膜７はドレイン電極５と画素電極９との絶縁を
完全なものとする為、ドレイン電極５上で２０００〜３
０００人の厚さに堆、　　　−１０− 積させる。その後、フォトリソグラフィー法等によりソ
ース電極６上の一部にコンタクｌ−ボール８を形成する
。

次に画素電極９となる透明導電材料をプラズマＣＶＤ法
等によりコンタクトホール８内および透明絶縁膜７上に
堆積する。

その後、Ａβ、Ｃｒ等の金属材料をＣＶＤ法等により前
記透明導電材料（画素電極９）上に堆積し、堆積された
金属材料がコンタクトホール８上に形成された画素電極
９のみを覆う様にフォトリソグラフィー法によりパター
ンニングする。この結果、同図（ａｌに示す様にコンタ
クトホール８内の画素電極９はコンタクトメタル１０に
覆われ、例えばコンタクトボール８内に画素電極９とソ
ース電極６との接続不良が存在してもコンタクトメタル
１０によりこの接続不良箇所は修復される。

次に、同図（ｂ）に示す様に画素電極９、コンタクトメ
タル１０上にネガレジスト１２を所定の厚さに形成する
。その後、同図に示す様にネガレジスト１２が形成され
た基板に光１３を基板の裏面より均一に照射し、現像処
理をする。

この光照射及び現像処理により、光が照射されたネガレ
ジスト１２は残り、光が照射されないネガレジスト１２
は除去される。したがって、この時除去されるネガレジ
スト１２はゲート電極ｌ、ドレイン配線５′等が不透明
材料である為に、ゲート電極１、ドレイン配線５′によ
って光が遮断され、これらの上部のネガレジスト１２は
除去される。したがって、ネガレジスト１２は第２図（
Ｃ）に示す様に光が照射された部分が残る。すなわち、
この処理によるネガレジスト１２の除去はゲート電極１
、ドレイン配線５′をいわばマスクとして用いるもので
ある。

次に、上述の様にして残ったネガレジスト１２上よりス
パッタリング法によりネガレジスト１２及びコンタクト
メタル１０に覆われていない部分の画素電極９をエツチ
ングする。その後、ネガレジスト１２を取除くことによ
って第２図（ｄ＋に示す様に必要な画素電極９のみをパ
ターンニングしたＴＦＴパネルが形成される。

本実施例では第１図、第２図ｆａ）〜＋ｄ）に示された
ゲート電極１とコンタクトメタル１０上の画素電極９及
びドレイン配線５′上の画素電極９がエツチングされた
が、ＴＰＴパネルの行方向に多数本形成される図示しな
いゲート配線上の画素電極９も同様にエツチングされる
。

また、本実施例でコンタクトメタルを選択エツチングが
可能な膜として採用したのでネガレジスト及び画素電極
をエツチングする工程が容易に成し得るものである。

以上の様に、本実施例は不透明な導電材料で構成される
ゲート電極１、ドレイン配線５′をマスクとして使用し
、ネガレジスト１２が形成された基板に光を照射するこ
とによりパターンニングすべき画素電極に対応するネガ
レジスト１２を精度良く除去して、除去されたネガレジ
スト１２に対応する画素電極９をエツチングし、開口率
のすぐれたＴＰＴパネルを製造するものである。

また、本実施例では、第２図（ａｌ〜＋ｄ＋に従ってＴ
ＰＴパネルの一部について述べたが、数万個の薄膜トラ
ンジスタ及び画素が形成されているＴＰＴパネル全体が
上述の製造工程により同時に形成されることは勿論であ
る。

〔発明の効果〕

以上詳細に説明したように本発明によれば、ＴＰＴパネ
ルを構成する諸材料として、不透明な導電材料を採用し
、これらの材料自体をマスクとして使用する為、画素電
極のパターンニングに特別なフォトマスクを必要とせず
、ＴＰＴパネルを製造する時のマスクの枚数を減らすこ
とができる。

また、画素電極のパターンニングの際高精度のエツチン
グができ、必要とする画素電極の形状に正確にパターン
ニングでき、開口率のすぐれたＴＰＴパネルを製造する
ことができる。

【図面の簡単な説明】

第１図は本実施例の製造方法により形成されたＴＰＴパ
ネルの一部分の断面図、 第２図＋ａｌ〜Ｔｄｌは本実施例のＴＰＴパネルの製造
方法を示す工程図である。 １・・・ゲート電極、 ２・・・ゲート絶縁膜、 ３・・・アモルファスシリコン膜、 ４・・・ｎ“アモルファスシリコン膜、５・・・ドレイ
ン電極、 ６・・・ソース電極、 ７・・・透明絶縁膜、 ８・・・コンタクトホール、 ９・・・画素電極、 １０・・・コンタクトメタル、 １１・・・ドレイン配線部、 １２・・・ネガレジスト。 特許出願人　　カシオ計算機株式会社

Claims (1)

【特許請求の範囲】
1. 　透明な絶縁性基板上にゲート電極とゲート絶縁膜とア
   モルファス半導体とソース電極とドレイン電極とを順次
   積層する第１の工程と、前記ゲート電極、ゲート絶縁膜
   、アモルファス半導体、ソース電極、ドレイン電極を被
   覆するよう透明絶縁膜を形成しこの透明な絶縁膜上に前
   記ソース電極の一部と電気的に接続するよう画素電極を
   形成し前記ソース電極上に形成された画素電極を覆う前
   記画素電極と選択エッチングが可能な膜を形成する第２
   の工程と、前記選択エッチングが可能な膜及び画素電極
   上にネガレジストを形成し基板の裏面から光を照射し前
   記ネガレジストの光の不透過部分を除去する第３の工程
   と、この第３の工程によって該ネガレジストが除去され
   露出した画素電極を除去する第４の工程とを具備するこ
   とを特徴とする薄膜トランジスタパネルの製造方法。