JPH01251285A - イメージプロセッサ装置 - Google Patents

イメージプロセッサ装置

Info

Publication number
JPH01251285A
JPH01251285A JP7889288A JP7889288A JPH01251285A JP H01251285 A JPH01251285 A JP H01251285A JP 7889288 A JP7889288 A JP 7889288A JP 7889288 A JP7889288 A JP 7889288A JP H01251285 A JPH01251285 A JP H01251285A
Authority
JP
Japan
Prior art keywords
format
data
host computer
image processor
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7889288A
Other languages
English (en)
Inventor
Hiroshi Yahiro
八尋 博司
Tsukasa Kobayashi
司 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7889288A priority Critical patent/JPH01251285A/ja
Publication of JPH01251285A publication Critical patent/JPH01251285A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明はホストコンピュータの制御により画像処理を
行なうイメージプロセッサ装置に関する。
(従来の技術) 周知のようにホストコンピュータのマイクロプロセッサ
やオペレーションシステム(O8)は機種毎にデータコ
ードのフォーマットが異なる。
このため、ホストコンピュータにイメージプロセッサ装
置を接続する際、その都度接続されるホストコンピュー
タのマイクロプロセッサやO8に対応したデータコード
のフォーマットとするために、各種のアプリケーション
ソフトを変更、移植しなければならず、大変な時間と手
間が必要であった。
(発明が解決しようとする課題) 以上述べたように従来のイメージプロセッサ装!では、
接続されるホストコンピュータのマイクロプロセッサや
O8に対応したデータコードのフォーマットに各種のア
プリケーションソフトを変更、移植しなければならず、
大変な時間と手間が必要であった。
この発明は上記の課題を解決するためになされたもので
、マイクロプロセッサやO8のデータコードのフォーマ
ットが異なる各種ホストコンピュータに適合し、異種ホ
ストコンピュータに接続してもアプリケーションソフト
を変更、移植する必要かなく、汎用性の高いイメージプ
ロセッサ装置を提供することを目的とする。
[発明の構成] (課題を解決するための手段) 上記目的を達成するためにこの発明に係るイメージプロ
セッサ装置は、ホストコンピュータとの接続ラインに設
けられ該コンピュータで使用されているデータコードの
フォーマットを判別するフォーマット判別手段と、この
フォーマット判別手段の判別結果に基づいて入力した制
御信号を画像処理回路のフォーマットに変換し、画像処
理回路の応答信号を前記ホストコンピュータで使用され
ているデータコードのフォーマットに変換するフォーマ
ット変換手段とを具備して構成される。
前記フォーマット変換手段は、接続可能とするホストコ
ンピュータに対応するフォーマット変換ソフトを予め記
憶する記憶手段と、前記フォーマット判別手段の判別結
果に基づいて前記記憶手段から対応するフォーマット変
換ソフトを選択的に読出す選択手段と、この選択手段で
読出されたフォーマット変換ソフトに従って入力データ
を当該フォーマットのデータに変換するデータ変換手段
とを有し、前記フォーマット判別手段及び前記データ変
換手段は演算処理装置によって行なうようにしたことを
特徴とする。
(作用) 上記構成によるイメージプロセッサ装置では、外部接続
されるホストコンピュータで使用されているデータコー
ドのフォーマットを自動的に判別し、この判別結果に基
づいて入力した制御信号を画像処理回路のフォーマット
に変換し、画像処理回路の応答信号を前記ホストコンピ
ュータで使用されているデータコートのフォーマットに
変換するようにしているので、フォーマットの異なる種
々のホストコンピュータに適合できる。
フォーマット変換は、接続可能とするホストコンピュー
タに対応するフォーマット変換ソフトを予め記憶してお
き、フォーマット判別結果に基づいて対応するフォーマ
ット変換ソフトを選択的に読出し、読出されたフォーマ
ット変換ソフトに従って入力データを当該フォ−マット
のデータに変換することにより達成できる。フォーマッ
ト判別及びデータ変換は演算処理装置によって行なうこ
とができる。
(実施例) 以下、図面を参照してこの発明の一実施例を説明する。
第1図はその構成を示すもので、11はイメージプロセ
ッサ装置、12はホストコンピュータ、13はITV(
工業用テレビジョン)カメラ、14は信号発生源、15
はMTV (モニタテレビ)である。
イメージプロセッサ装置11はインターフェース用MP
U (マルチプロセッサユニット)111を有し、この
M P U 111を介してホストコンピュータ12の
インターフェース(通信インターフェースを介してもよ
い)と内部のマルチパス(制御バス)(I EEE−7
96> 112を接続している。このM P U 11
1は、第2図に示すように、フォーマットの判別及びフ
ォーマット変換ソフトの読出し、及びフォーマット変換
を行なう演算処理装置a及び各種ホストコンピュータに
対応するフォーマット変換ソフトを記憶する記憶装置す
で構成される。
上記マルチパス112にはITVカメラ13で得られた
画@信号を入力し、A/D変換してデジタル画像信号を
内臓メモリに蓄積できるITV入カボード113、この
ITV入カボード113によって入力された画像信号を
ホストコンピュータ12からの制御指令に従ってイメー
ジ処理する複数のプロセッサボード115、各プロセッ
サボード115で処理された画像データを記憶するメモ
リボード116、このメモリボード116から適宜画像
データを読み出してM T V 15に送るモニタ出力
ボード117が接続されている。各ボード間における画
像データの入出力には高速データバス118が使用され
る。
更に、音や振動の信号源14からアナログ・デジタル変
換(A/D)するA/D変換ボード114でデジタル1
ヒされたデジタル信号を画像と同様に、プロセッサボー
ド115で、高速フーリエ(FFT)処理により、周波
数分析ら高速に処理ができる。
上記プロセッサボード115は第3図に示すようにマル
チパス112からの制御指令データを入力しその応答信
号をマルチパス112に送り出すための制御バスインタ
ーフェースC5この制御バスインターフェースCからの
制御指令データに従って画像データをイメージ処理する
イメージプロセッサ専用大規模集積回路(DSP−LS
I)d、高速データバス118と画像データの授受を行
なうためのデータバスインターフェースe、このデータ
バスインターフェースeからの画像データを一時的に保
持し、あるいはDSP、LSIdからの画像データを一
時保持するデータメモリf〜h、データメモリf〜hと
DSP、LSIdとを選択的に接続するための中間イン
ターフェースlで構成される。
上記構成において、以下その運用について説明する。
まず従来では、第1図中点線で示すように、インターフ
ェース用M P U 111がなく、マルチパスインタ
ーフェースAが設けられていた。そして、このインター
フェースAにホストコンピュータBのインターフェース
を接続し、接続されるホストコンピュータBに対応して
マルチパスインターフェースAのアプリケージジンソフ
トを交換あるいは移植していた。この発明では、マルチ
パスインターフェースAを除き、インターフェース用M
PU111を設けて各種フォーマットのホストコンピュ
ータ12の対応化を図っている。
すなわち、MPU111はホストコンピュータ12のイ
ンターフェースと接続されると、例えば演算処理装置a
からコンピュータ1211Iに指令信号を送り、制御信
号を送出させる。この制御信号を受取ると、自動的にホ
ストコンピュータ12で使用されているデータコードの
フォーマットを判別する。
一方、記憶装置すには予め各種ホストコンピュータのフ
ォーマットに対応するフォーマット変換ソフトを記憶し
ておく、演算処理装置aは判別結果に基づいて記憶装置
すから対応するフォーマット変換ソフトを続出し、この
読出したフォーマット変換ソフトに従って、入力した制
御信号を内部回路のフォーマットに変換し、画像処理回
路の応答信号を前記ホストコンピュータで使用されてい
るデータコードのフォーマットに変換する。これによっ
て内部回路は接続されたホストコンピュータ12によっ
て制御可能となる。
イメージプロセッサ装置11では、M P U 111
によって変換されたホストコンピュータ12からの制御
指令に基づいて各ボード113〜117が制御されル、
マス、ITV入力ボート113ニよりITVカメラ13
からの画@信号を取込み、この画像信号を入力ボード1
13内蔵のA/D変換でデジタル化し、画像処理を行う
場合は高速データバス118を介してプロセッサボード
115に送る。プロセッサボード115ではデジタル画
像信号をデータバスインターフェースeを介してデータ
メモリf〜hのいずれかあるいは並列して書込んだ後、
これを読み出して中間インターフェースiを介してDS
P。
LSIdに入力する。
そして、DSP、LSIdにて入力データを指定された
イメージに合わせて例えば重ね合わせ等のデータ変換を
し、変換されたデータを中間インターフェースl、デー
タメモリf〜h、データバスインターフェースe及び高
速データバス118を介してメモリボード116に送出
する。このメモリボード116では入力した変換画像デ
ータを記憶し、ホストコンピュータ12からの制御指令
に応じて記憶した画像データを読出し、モニタ出力ボー
ド117を介してMTV15に送り、画像表示する4以
上の各ボードの動作はM P U 111で変換された
制御信号により実行可能である。また、第1図及び第2
図に示すように、M P U 111に複数の端子11
9を設け、多数のホストコンピュータに接続すれば、各
コンピュータによって並列的に制御することも可能であ
る。
したがって、上記構成によるイメージプロセッサ装置は
、ホストコンピュータで使用しているデータコードのフ
ォーマットを自動的に判別してフォーマット変換ソフト
を選び出し、このソフトによってデータのフォーマット
変換を行なうので、データコートのフォーマットの異な
る各種ホストコンピュータに対応することかでき、汎用
性を高めることができる。
[発明の効果] 以上のようにこの発明によれば、マイクロプロセッサや
O8のデータコードのフォーマットが異なる各種ホスト
コンピュータに適合し、異種ホストコンピュータに接続
してもアプリケーションソフトを変更、移植する必要が
なく、汎用性の高いイメージプロセッサ装置を提供する
ことができる。
【図面の簡単な説明】
第1図はこの発明に係るイメージプロセッサ装置の〜実
施例を示すブロック回路図、第2図は同実施例のインタ
ーフェース用MPUの構成を示すブロック回路図、第3
図は同実施例のプロセッサボードの構成を示すブロック
回路図である。 11・・・イメージプロセッサ装置、12・・・ホスト
コンピュータ、13・・・ITVカメラ、14・・・信
号発生源、15・・・MTV、111・・・インターフ
ェース用MPU、112・・・マルチパス(制御バス)
、113・・・ITV入カボード、114・・・A/D
変換ボード、115・・・プロセンサボード、116・
・・メモリボード、117・・・モニタ出力ボード、a
・・・演算処理装置、b・・・記憶装置、C・・・制御
バスインターフェース、d・・・DSP。 LS1.e・・・データバスインターフェース、f〜h
・・・データメモリ、■・・・中間インターフェース。 出願人代理人 弁理士 鈴江武彦 第1図 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)外部接続されるホストコンピュータの制御により
    画像処理を行なうイメージプロセッサ装置において、前
    記ホストコンピュータとの接続ラインに設けられ該コン
    ピュータで使用されているデータコードのフォーマット
    を判別するフォーマット判別手段と、このフォーマット
    判別手段の判別結果に基づいて入力した制御信号を画像
    処理回路のフォーマットに変換し、画像処理回路の応答
    信号を前記ホストコンピュータで使用されているデータ
    コードのフォーマットに変換するフォーマット変換手段
    とを具備することを特徴とするイメージプロセッサ装置
  2. (2)前記フォーマット変換手段は、接続可能とするホ
    ストコンピュータに対応するフォーマット変換ソフトを
    予め記憶する記憶手段と、前記フォーマット判別手段の
    判別結果に基づいて前記記憶手段から対応するフォーマ
    ット変換ソフトを選択的に読出す選択手段と、この選択
    手段で読み出されたフォーマット変換ソフトに従って入
    力データを当該フォーマットのデータに変換するデータ
    変換手段とを有し、前記フォーマット判別手段及び前記
    データ変換手段は演算処理装置によって行なうようにし
    たことを特徴とするイメージプロセッサ装置。
JP7889288A 1988-03-31 1988-03-31 イメージプロセッサ装置 Pending JPH01251285A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7889288A JPH01251285A (ja) 1988-03-31 1988-03-31 イメージプロセッサ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7889288A JPH01251285A (ja) 1988-03-31 1988-03-31 イメージプロセッサ装置

Publications (1)

Publication Number Publication Date
JPH01251285A true JPH01251285A (ja) 1989-10-06

Family

ID=13674464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7889288A Pending JPH01251285A (ja) 1988-03-31 1988-03-31 イメージプロセッサ装置

Country Status (1)

Country Link
JP (1) JPH01251285A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5857092A (en) * 1995-09-26 1999-01-05 Fujitsu Limited Interface apparatus for SDH/SONET interconnection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61249772A (ja) * 1985-04-30 1986-11-06 Seiko Epson Corp 文字パタ−ン発生装置
JPS6347863A (ja) * 1986-08-18 1988-02-29 Minolta Camera Co Ltd プリンタ制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61249772A (ja) * 1985-04-30 1986-11-06 Seiko Epson Corp 文字パタ−ン発生装置
JPS6347863A (ja) * 1986-08-18 1988-02-29 Minolta Camera Co Ltd プリンタ制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5857092A (en) * 1995-09-26 1999-01-05 Fujitsu Limited Interface apparatus for SDH/SONET interconnection

Similar Documents

Publication Publication Date Title
US5515329A (en) Variable-size first in first out memory with data manipulation capabilities
JPH01251285A (ja) イメージプロセッサ装置
GB2148071A (en) Image processing system
JP2001157049A (ja) 画像処理装置およびそれを備えた複写装置
JPS61130996A (ja) ビデオ入出力装置
JPH05225114A (ja) Io制御装置
JPS61188671A (ja) 画像処理装置
JP2638014B2 (ja) 信号検出回路
JPH05159042A (ja) 画像処理装置
JP2938107B2 (ja) パターン認識装置
JPS63250736A (ja) 画像デ−タ処理装置
JPH087711Y2 (ja) プロトコルアナライザ
JPS6349964A (ja) ハンドシエ−ク制御装置
JPS6383819A (ja) 入力指示装置
JPS58105651U (ja) パタ−ンの中心位置検出装置
KR890008681A (ko) 프로세서 제어 장치
JPH0668055A (ja) ディジタル信号処理装置
JPH05297797A (ja) プラネタリウム制御装置
JPS58139234A (ja) 信号入力方式
JPS62298834A (ja) 高速デ−タ処理装置
JPS60131060U (ja) 画像処理装置
JPH023853A (ja) Cpuのインタフェース方法
JPH05314256A (ja) 画像データ処理装置
JPH0256071A (ja) 光ディスクファイリング装置
JPS59160367U (ja) 二値化画像の輪郭線描出装置