JPH01251394A - プログラマブルrom - Google Patents

プログラマブルrom

Info

Publication number
JPH01251394A
JPH01251394A JP63078614A JP7861488A JPH01251394A JP H01251394 A JPH01251394 A JP H01251394A JP 63078614 A JP63078614 A JP 63078614A JP 7861488 A JP7861488 A JP 7861488A JP H01251394 A JPH01251394 A JP H01251394A
Authority
JP
Japan
Prior art keywords
address
page
write
control signal
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63078614A
Other languages
English (en)
Inventor
Minoru Nisaka
稔 仁坂
Yoichi Endo
洋一 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP63078614A priority Critical patent/JPH01251394A/ja
Publication of JPH01251394A publication Critical patent/JPH01251394A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体記憶装置に関し、特に、書込み詩はペー
ジアドレス方式、読出し時は一部アドレス入力方式とア
ドレス方式が切換わるプログラマブルROM (以下F
ROMと呼ぶ)に関する。
〔従来の技術〕
従来のFROMは、書込み時に外部からの制御を必要と
するため、同一記憶容量のマスクリードオンリーメモリ
(以下マスクROMと呼ぶ)より入力信号数が多くなる
場合があり、その場合、アドレス指定方式としてページ
アドレス方式を採用して入出力ピン数を合わせていた。
第2図はページアドレス方式を採用したFROMの従来
例のブロー2り図である。
このページアドレス方式は、アドレスの一部をページデ
ータとして入出力バス11からページセレクト回路2に
取込んでページデータに該当するXセレクタ7を選択し
、そのページでのメモリセル10のアドレスをアドレス
バス1Bから取込んで、データの書込み、読出しを行な
うメモリセル10のアドレスを指定する方式である。
このFROMはコントロール信号15が制御回路4に入
力されてから動作可能状態となる。その後制御信号12
により占込みか読出しかが制御回路4に指示される。つ
づいて、コントロール信号14および13が入力される
と、制御回路4が、人出力バッファ8をハイインピーダ
ンスにして、ページセレクト回路2に入出力バス11を
介してページデータを取込むよう指示する。ページセレ
クト回路2はページデータを取込んで、Xセレクタ7が
該当するセレクタを選択する。指定されたページでのメ
モリセル10のアドレスは、アドレスバス16よりXデ
コーダ5とYデコーダ6に取込まれて、X方向のアドレ
スとX方向のアドレスとして生成され、それぞれXセレ
クタ7とYセレクタ9に転送される。そして、Xセレク
タ7によりメモリセル10のページ指定およびそのペー
ジでのX方向のアドレス指定が行なわれ、Yセレクタ9
によりメモリセル10のX方向のアドレスが指定される
。こうしてメモリセル10のアドレスが指定され、つづ
いて、コントロール信号13により人出力バッファ8の
ハイインピーダンスが解除され、入出力バッファ8によ
り入出力バス11を介して書込みまたは読出しデータの
転送が行なわれる。
〔発明が解決しようとする問題点〕
上述した従来のFROMは、ページアドレス方式を採用
してマスクROMとビン数を合わしていたが、その場合
、同一記憶容量でもFROMはページアドレス方式、マ
スクROMは一部アドレス方式であってアドレス方式が
異なるため、マスクROMとの置換えができないという
欠点があった。
〔問題点を解決するための手段〕
本発明のプログラマブルROMは、 ページ単位に分割されたメモリマトリクスと、読出し時
はアドレス信号を入力し、該アドレス信号と読出しを示
す切換制御信号を出力し、書込み時は書込みを示す制御
信号を入力して書込みを示す切換制御信号を出力する書
込み・読出し制御回路と、 読出し時のページ指定アドレスと書込み時の制御信号と
を含むコントロール信号を制御バスから入力して、書込
み・読出し制御回路からの切換制御信号により、読出し
時にはページ指定アルスを、書込み時には制御信号を出
力する書込み・読出し切換回路と。
前記メモリマトリクスのページ毎に設けられ、当該ペー
ジでのメモリマトリクスのX方向のアドレスを指定する
第1のセレクタと、 アドレスバスよりアドレス信号を入力してメモリマトリ
クスのX方向のアドレスを生成するXデコーダと、 アドレスバスよりアドレス信号を入力してメモリマトリ
クスのX方向のアドレスを生成するYデコーダと、 読出し時には書込み・読出し制御回路からアドレス信号
を入力し、さらに書込み・読出し切換回路からページ指
定アドレスを入力して、書込み時には入出力バスよりペ
ージ指定アドレスを入力して、第1のセレクタを選択す
るページセレクト回路と、 書込みデータを入出力バスより入力してメモリマトリク
スへ転送し、また、読出しデータをメモリマトリクスか
ら取出して入出力バスに出力する入出力バッファと、 書込み時に書込み輪読出し切換回路から書込み制御信号
を受けてページセレクト回路に対し、入出力バスよりペ
ージ指定アドレスを取込むよう指示する制御回路とを有
している。
〔作用〕
データの書込み処理および読出し処理を示す制御信号に
よって実行すべき処理が指示され、その指示に応じてア
ドレス方式が切換えられ、書込みの場合入出力バスから
ページ指定アドレスを取込んでページアドレス方式によ
り、また、読出しの場合制御バスから制御信号をアドレ
スとして取込んで一括アドレス方式により、アドレスを
指定することができる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明のプログラマブルROMの一実施例を示
すブロック図である。
このFROMは、アドレス/Vpp信号12、アドレス
10E信号13、アドレス/WE信号14およびCE信
号15の各制御信号と入出力バス11とアドレスバス1
Bとで不図示の外部装置に接続され、書込み・読出し制
御回路1とページセレクト回路2と書込み・読出し切換
回路3と制御回路4とXデコーダ5とYデコーダ6とX
セレクタ7と人出力バッファ8とYセレクタ9とメモリ
セル10とで構成されている。メモリセル10はページ
単位で分割され、それぞれメモリマトリクスで構成され
ている。書込み・読出し制御回路1はデータの読出し処
理か書込み処理かを示すアドレス/ Vpp信号12を
受けて、VPP信号の時書込み処理、アドレス信号の時
読出し処理と判断して、書込み処理の時ページアドレス
方式、読出し処理の時−括アドレス方式を行なう旨の切
換制御信号を書込み・読出し切換回路3に出力し、さら
に読出し処理の時アドレス信号をページセレクト回路2
に出力する。書込み・読出し切換回路3は、読出し時の
ページアドレスと書込み時の制御信号OE、 WEとを
含むコントロール信号13.14を受けて、書込み・読
出し制御回路1からの切換制御信号により、読出し時に
は共にアドレス信号をページセレクト回路2へ、また書
込み時にはOE倍信号WE倍信号制御回路4へ出力する
。ページセレクト回路2は、読出し処理の時、書込み・
読出し制御回路lからアドレス信号を受け、さらに書込
み・読出し切換回路3からページアドレスを取込んで、
また、書込みの時には入出力ハス11を介してページア
ドレスを受けて、Xセレクタ7の選択を行なう、制御回
路4はページセレクト回路2とXデコーダ5とYデコー
ダ6と入出力バッファ8の動作制御を行なう、Xデコー
ダ5はアドレスバス16を介してアドレス信号を取込ん
でメモリマトリクスのX方向のアドレスを生成してXセ
レクタ7に出力する。Yデコーダ6は、Xデコーダ5と
同様に、メモリマトリクスのY方向のアドレスを生成し
てYセレクタ9に出力する。Xセレクタ7はメモリセル
10のページ毎に設けられ、ページセレクト回路2で選
択されたページにおいてXデコーダ5からメモリマトリ
クスのX方向のアドレスを受けて当該ページのアドレス
指定を行なう、Yセレクタ9はYデコーダ6からメモリ
マトリクスのY方向のアドレスを受けてアドレス指定を
行なう、入出力バッファ8は書込みデータを入出力バス
11を介して受けてメモリセル10へ転送し、また読出
しデータをメモリセルlOから受けて入出力バス11を
介して外部装置へ出力する。
次に、本実施例の動作について説明する。
最初に、書込み処理について説明する。
ここで、このFROMはコントロール信号0E15が入
力されており動作可能状態であるものとする。
書込み処理の場合アドレス/ Vpp信号12のVPP
信号が書込み・読出し制御回路lに入力されて・書込み
・読出し制御回路lが書込み処理であることを認識しペ
ージアドレス方式により処理する旨を書込み・読出し切
換回路3へ通知する。その通知を受けた書込み・読出し
切換回路3は、コントロール信号13とコントロール信
号14からそれぞれOE倍信号WE倍信号取込んで制御
回路4へ転送し、その後制御回路4がページセレクト回
路2に対してページ指定アドレスの取込みを入出力バス
11を介して行なうよう指示する。この指示によりペー
ジセレクト回路2は入出力バス11を介してページ指定
アドレスを取込んで、メモリセル10のページ毎に設け
られているXセレクタを選択することによってページ指
定を行なう。同時に、Xデコーダ5、Yデコーダ6が、
アドレスバス!6を介してアドレスデータを取込んで、
ページセレクト回路2で指定されたページのメモリマト
リクスのアドレスを生成し、Xデコーダ5がX方向のア
ドレスをXセレクタ7の所定のページへ、Yデコーダ6
がY方向のアドレスをYセレクタ9へ転送する。その結
果、データの書込みが行なわれるメモリセル10のペー
ジが指定されるとともに当該ページのメモリマトリクス
のアドレスが指定されたことになる。その後、入出力バ
ス11を介して転送されている書込みデータが入出力バ
ッファ8によってメモリセル10の所定のアドレスへ転
送される。
次に、読出し処理について説明する。
書込み処理の場合と同様にこのFROMは動作可能状態
であるものとする。読出し処理の場合は、アドレス/ 
Vpp信号12のアドレス信号が書込み・読出し制御回
路1に入力されて、書込み・読出し制御回路lが読出し
処理であることを認識し、−括アドレス方式で処理する
旨を書込み・読出し切換回路3へ通知するとともに、ペ
ージセレクト回路2ヘアドレス信号を出力する。その通
知を受けると、書込み・読出し切換回路3がコントロー
ル信号13.14から共にアドレス信号を取込んでペー
ジセレクト回路2へ転送する。ページセレクト回路2で
は書込み・読出し制御回路lからのアドレス信号と書込
みゃ読出し切換回路3からの2つのアドレスをもとにX
セレクタ7の選択を行なってメモリセル10のページ指
定をする。そして、書込み処理の場合と同様に、Xデコ
ーダ5、Yデコーダ6がアドレスバス1Bを介してアド
レス信号を取込んで指定されたページでのメモリマトリ
クスのアドレスを生成して、Xセレクタ7、Yセレクタ
9へ転送することによりメモリセル10の読出しデータ
のアドレスが指定されたことになる。その後、入出力バ
ッファ8により当該アドレスのデータが読出されて入出
力バスitを介して出力される。
〔発明の効果〕
以上説明したように本発明は、データの書込み処理か読
出し処理かを識別する制御信号により、それらの処理に
応じて、ページアドレス方式と一括アドレス方式とを切
換えることにより、マスクROMとアドレス方式を合わ
せることができ、FROMをマスクROMに置換えるこ
とができるという効果がある。
【図面の簡単な説明】
第1図は本発明のプログラマブルROMの一実施例を示
すブロック図、第2図は従来例を示すブロック図である
。 ■・・・書込み・読出し制御回路、 2・・・ページセレクト回路、 3・・・書込み・読出し切換回路、 4・・・制御回路、 5・・・Xデコーダ、 6・・・Yデコーダ、 7・・・Xセレクタ、 8・・・入出力バッファ、 9・・・Yセレクタ。 10・・・メモリセル、 11・・・入出力バス、 12・・・アドレス/ Vpp信号、 +3.14.15・・・コントロール信号、1B・・・
アドレスバス。

Claims (1)

  1. 【特許請求の範囲】 データの書込みと読出しでアドレス指定方式が切換わる
    プログラマブルROMであって、 ページ単位に分割されたメモリマトリクスと、読出し時
    はアドレス信号を入力し、該アドレス信号と読出しを示
    す切換制御信号を出力し、書込み時は書込みを示す制御
    信号を入力して書込みを示す切換制御信号を出力する書
    込み・読出し制御回路と、 読出し時のページ指定アドレスと書込み時の制御信号と
    を含むコントロール信号を制御バスから入力して、書込
    み・読出し制御回路からの切換制御信号により、読出し
    時にはページ指定アドレスを、書込み時には制御信号を
    出力する書込み・読出し切換回路と、 前記メモリマトリクスのページ毎に設けられ、当該ペー
    ジでのメモリマトリクスのx方向のアドレスを指定する
    第1のセレクタと、 アドレスバスよりアドレス信号を入力してメモリマトリ
    クスのx方向のアドレスを生成するxデコーダと、 アドレスバスよりアドレス信号を入力してメモリマトリ
    クスのY方向のアドレスを生成するYデコーダと、 読出し時には書込み、読出し制御回路からアドレス信号
    を入力し、さらに書込み・読出し切換回路からページ指
    定アドレスを入力して、書込み時には入出力バスよりペ
    ージ指定アドレスを入力して、第1のセレクタを選択す
    るページセレクト回路と、 書込みデータを入出力バスより入力してメモリマトリク
    スへ転送し、また、読出しデータをメモリマトリクスか
    ら取出して入出力バスに出力する入出力バッファと、 書込み時に書込み・読出し切換回路から書込み制御信号
    を受けてページセレクト回路に対し、入出力バスよりペ
    ージ指定アドレスを取込むよう指示する制御回路とを有
    するプログラマブルROM。
JP63078614A 1988-03-30 1988-03-30 プログラマブルrom Pending JPH01251394A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63078614A JPH01251394A (ja) 1988-03-30 1988-03-30 プログラマブルrom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63078614A JPH01251394A (ja) 1988-03-30 1988-03-30 プログラマブルrom

Publications (1)

Publication Number Publication Date
JPH01251394A true JPH01251394A (ja) 1989-10-06

Family

ID=13666763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63078614A Pending JPH01251394A (ja) 1988-03-30 1988-03-30 プログラマブルrom

Country Status (1)

Country Link
JP (1) JPH01251394A (ja)

Similar Documents

Publication Publication Date Title
JPH0472255B2 (ja)
JP2882426B2 (ja) アドレス発生装置
EP0212152A2 (en) Microprocessor assisted memory to memory move apparatus
US5701436A (en) Information processing apparatus including synchronous storage having backup registers for storing the latest sets of information to enable state restoration after interruption
JPH01251394A (ja) プログラマブルrom
GB2228813A (en) Data array conversion
JPH0227596A (ja) 半導体メモリ
JPH03160537A (ja) メモリ制御装置
JP2769384B2 (ja) 演算制御icおよび情報処理装置
JP2659276B2 (ja) 半導体記憶装置
JP3429880B2 (ja) メモリ装置およびメモリアクセス方法
JPH03288228A (ja) 情報処理装置
JPH02302855A (ja) メモリ制御装置
JPH01219930A (ja) 間接アドレス方式の割り込み制御回路装置
JPH01205227A (ja) マイクロプログラム制御装置
JPH01314350A (ja) Ms制御方式
JPS629430A (ja) デ−タバツフア制御方式
JPS6341966A (ja) 直接メモリアクセス転送装置
JPH0410031A (ja) マイクロプログラム制御装置
JPH01241644A (ja) マイクロコンピュータ制御回路
JPH01211031A (ja) マイクロプログラム制御装置
JPS63136136A (ja) レジスタ制御回路
JPS6198444A (ja) 制御記憶システム
JPH04131948A (ja) メモリ制御装置
JPS623371A (ja) ベクトルデ−タ処理装置