JPH01251400A

JPH01251400A - Ｒａｍのチェック方法

Info

Publication number: JPH01251400A
Application number: JP63077082A
Authority: JP
Inventors: Yuji Umeda; 裕二梅田; Takashi Yamagishi; 孝山岸
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-03-30
Filing date: 1988-03-30
Publication date: 1989-10-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、ＲＡＭが正常かどうかをチェックするＲＡＭ
のチェック方法に関する。

（従来の技術）コンピュータなどの電子機器においては、ＲＡＭを用い
てデータの処理などを行っている。

第６図はこのようなコンピュータの一例を示すブロック
図である。

この図に示づコンピュータは、各種のキーを有するキー
ボード９８と、ＣＲＴなどを有する表示部９９と、処理
の中心となるＣＰＵ１００と、このＣＰＵ１００のＯ３
（ｏｐｅｒａｔｉｎｇ　　ｓｙｓｔｅｍ）　ヤ各種の定
数データなどが格納されているＲＯＭｌ０１と、前記Ｃ
ＰＵ１００の作業エリアなどとして使用されるＲＡＭ１
０２と、アプリケーションプログラムなどを入力すると
きに使用されるフロッピディスク装置１０３とを備えて
いる。

そして、電源が投入されたとき、前記ＣＰＵｌ００は、
前記ＲＯＭ１０１に格納されているＯ８に基づいて前記
フロッピディスク装置１０３内のアプリケーションプロ
グラムなどを処理するとともに、この処理結果を表示部
９９に表示したり、ＲＡＭ１０２や、フロッピディスク
装置１０３に格納したりする。

またこのようなコンピュータにおいては、メモリテスト
命令などが入力されたとぎ、ｃｐｕ　ｉ　。

○によってＲＡＭｌ０Ｉが正常に動作づるかどうかを１
バイト単位でチェックし、このチェック結果を表示部９
９上に表示するようにしている。

第７図はこのようなメモリテスト処理の手順例を示すフ
ローチャートである。

この図に示ず如く、この処理では、まずＣＰＬｌｌｏｏ
によってその内部に設けられているアドレスカウンタ１
０４の１直ｉが“１″にセットされる（ステップ５Ｔ１
０１）。

次いで、ｃｐｕｉｏｏは、ＲＯＭ１０１内に格納されて
いる１バイトの第１チェックパターン１０５ａ　　（第
８図参照〉を読出しくステップ５ＴＩＯ２）、これを前
記ＲＡＭ１０２内の、前記アドレスカウンタ１０４の値
ｉによって指定された番地に書込む（ステップ５Ｔ１０
３）。

この後、ＣＰＵ１００は、今、書込み動作の対象となっ
た番地から１バイトだけ、データを読取るとともに、こ
の読取り動作によって得られたデータと、前記第１チェ
ックパターン１０５ａとを比較し、これらが一致してい
るかどうかをチェックづる（ステップ５Ｔ１０４）。

そして、これらが一致していなければ、ＣＰＵ１００は
、この番地が正常に動作していないと判断して、エラー
処理を実行する。

また前記読取り動作によって得られたデータと、ｔ）η
記第１チェックパターン１０５ａとが一致していれば、
ＣＰＵ１００は、未だ使用していないチェックパターン
があるかどうかをチェックする（ステップ５Ｔ１０５）
。

この場合、第２〜第４のチェックパターン１０５ｂ〜１
０５ｄが残っているから、ＣＰ（Ｊ　１００は、次のス
テップにおいて、ＲＯＭ１０１から第２チェックパター
ン１０５ｂを読出しくステップ５Ｔ１０６）、この後前
記ステップＳＴ１０３に戻り、前記番地に対して上述し
た動作を繰り返す。

そして、前記番地に対して第４チェックパターン１０５
ｄの書込み動作、読込み動作が終了して、この番地が正
常であることが確認されれば、ＣＰＵ１００は、前記カ
ウンタ１０４の値ｉをインクリメントしくステップ５Ｔ
１０７）、この後前記ＲＯＭ１０１から第１チェックパ
ターン１０５ａを読出すくステップ５Ｔ１０８）。

この後、ＣＰＬｌｌ　００は、前記カウンタ１０４の値
１に基づいて、ＲＡＭ１０２の全番地に対して上述した
処理が終了したかどうかをチェックし、まだ処理してい
ない番地があれば、前記ステップ５Ｔ１０３に戻り、残
りの番地に対して上述した処理を実行する（ステップ５
Ｔ１０９）。

そして、ＲＡＭ１０２の全番地に対して上述した処理が
終了したとき、ＣＰＵ　１００は、このチェック処理を
終了して、元の処理に戻る。

（発明が解決しようとする課題）ところでこのような、従来のＲＡＭチェック方法に、１
３いては、チェック対象となるＲＡＭＩＯ２の全番地に
対して、第１〜第４チェックパターン１０５８〜１０５
ｄを３込んだり、読出したりするようにしているので、
ＲＡＭ１０２のチェックに時間がかかりすぎるという問
題があった。

本発明は上記の事情に鑑み、ＲＡＭチェックに要する時
間を大幅に短縮することができるＲＡＭのチェック方法
を提供することを目的としている［発明の構成〕（ｊｍ題を解決するための手段）上記の目的を達成するために本発明によるＲＡＭのチェ
ック方法は、ＲＡＭが正常かどうかをチェックするＲＡ
Ｍのチェック方法において、前記ＲＡＭを均等な大きさ
に区分して複数のブロックを形成するとともに、最初の
ブロックから最後のブロックまで、チェックパターンを
順次、ブロック間転送させ、この後最後のブロックを経
たパターンと６ｔＩ記チェックパターンとを比較し、こ
の比較結果に基づいて前記ＲＡＭが正常かどうかを判定
することを特徴としている。

（作用）上記の構成において、ＲＡＭを均等な大きさに区分して
複数のブロックを形成するとともに、最初のブロックか
ら最後のブロックまで、チェックパターンを順次、ブロ
ック間転送させ、この後最後のブロックを経たパターン
と前記チェックパターンとを比較し、この比較結果を基
づいて前記ＲＡＭが正常かどうかを判定する。

（実施例）第１図は本発明によるＲＡＭのチェック方法の一実施例
を適用したコンピュータのブロック図である。

この図に示すコンピュータは、各種キーを有するキーボ
ード１と、ＣＲＴなどを有する表示部２と、処理の中心
となるＣＰＵ３と、このＣＰＵ３のＯ８や各種の定数デ
ータなどが格納されているＲＯＭ４と、前記ＣＰＵ３の
作業エリアなどとして使用されるＲＡＭ５と、アプリケ
ーションプログラムなどを入力するときに使用されるフ
ロッピディスク装置６とを備えている。

そして、電源が投入されたとき、前記ＣＰｔＪ３は、前
記ＲＯＭ４に格納されているＯ８に基づいて前記フロッ
ピディスク装置６内のアプリケーションプログラムなど
を処理するとともに、この処理結果を表示部２に表示し
たり、ＲＡＭ５や、フロッピディスク装置６に格納した
りする。

またメモリテスト命令などが入力されたとき、ＣＰＵ３
はＲＡＭヂエック処理を行ってＲＡＭ５が正常に動作す
るかどうかをブロック単位でチェックし、このチェック
結采を表示部２上に表示させる。

第２図はこのようなメモリテスト処理の手順例を示ずフ
ローチャートである。

この図に示１如く、この処理では、まず第３図に示す如
く、ＣＰＵ３によってＲＡＭ５内の番地が均等な大きさ
を持つｎ個のブロック７に区分される。

この後、ＣＰＵ３は、ＲＯＭ４から１ブロツクの大きさ
を持つ第１チェックパターンを読み出づとともに〈ステ
ップ５Ｔ１）、内部レジスタなどによって構成されてい
るアドレスカウンタ８の値ｎを°゛１′にする（ステッ
プＳＴ２＞。

次いで、ＣＰＵ３は、ＲＡＭ５内の、前記アドレスカウ
ンタ８の値ｎによって指定されたブロック７に前記第１
チェックパターンを書込む（ステップ５Ｔ３）。

この後、ＣＰＵ３は、このブロック７の内容を読出し、
これを次のブロック７に転送するとともに（ステップ５
Ｔ４）、前記アドレスカウンタ８の値ｎをインクリメン
トさせ（ステップ５Ｔ５）、この後、今、行った転送動
作の転送先が最後のブロック７かどうかをチェックする
（ステップ５Ｔ６）。

そして、この転送先が最後のブロックでなければ、ＣＰ
Ｕ３は、前記ステップＳＴ４に戻り、上述した動作を繰
り返す（ステップ５Ｔ６）。

これによって、第３図に示づ如く、最初のブロック７に
書込まれた第１チェックパターンがブロック単位で順次
、次のブロック７に転送される。

そして、この第１チェックパターンが最後のブロック７
に転送されれば、ＣＰＵ３は、この最終ブロック７の内
容を読み出すとともに、この内容と、１ｌｌＩ記ＲＯＭ
４に格納されている第１チェックパターンとを比較し、
これらが一致しているかどうかをチェックする（ステッ
プ５Ｔ７）。

そして、これらが一致していなければ、ＣＰＵ３は、各
ブロック７のいずれかを異常であると判断して、予め決
められたエラー処理を実行する。

また、最終ブロック７の内容と、前記ＲＯＭ４に格納さ
れている第１チェックパターンとが一致していれば、Ｃ
ＰＵ３は、未だ使用していないチェックパターンが残っ
ているかどうかをチェックする（ステップ５Ｔ８）。

この場合、チェックパターンとして、ｍｇのパターンが
用意されているのでＣＰＵ３は、未だ使用していないチ
ェックパターンが残っていると判断して、ＲＯＭ４から
次のチェックパターンを読み出すくステップ５Ｔ９）。

この後、ＣＰ　Ｕ　３は、前記ステップＳＴ２に戻り、
上述した処理を再度、実行する。

そして、ＲＡＭ５の全ブロック７に対して、用意されて
いる全部のチェックパターンによるチェックが終□了し
たとき、ＣＰＵ３は、ステップＳＴ８でこれを検知して
、ＲＡＭ５が全て正常であると判断する。

この後、ＣＰｔＪ３は、このＲＡＭチェック処理を終了
して、通常の処理に戻る。

このようにこの実施例においては、ＲＡＭ５に対して、
ブロック単位でチェックパターンの書込み、読出しを行
い、かつ最終ブロックに書込まれた内容に対してのみ、
比較処理を行うので、ＲＡＭチェックに要する時間を大
幅に短縮することができる。

また上述した実施例においては、各ブロック７の内容が
保護されていないが、これら各ブロック７の内容を保護
しながら上述したＲＡＭチェック処理を行うようにして
も良い。

第４図はこのような処理手順の一例を示すフローチャー
トである。なおこの図において、第２図の各ステップと
対応する部分には同じ符号が付しである。

この図に示す処理が、第２図に示す処理と異なる点は、
ステップＳＴ２と、ステップＳＴ３との間に、ステップ
５Ｔ１０を設けて、第５図に示す如くアドレスカウンタ
８のｆｊｒｉｎによって指定されたブロック７の内容を
一旦、退避させるとともに、ステップＳＴ４の前後に、
ステップ５Ｔ１１、ステップ５Ｔ１２を設けて、チェッ
クパターンの転送先ブロック７の内容を一旦、保存する
とともに、このブロック７に対する転送動作が終了した
とき、前記ステップ５Ｔ１０で退避させた内容を元のブ
ロックに戻すようにしたことである。

このようにすることによって、各ブロック７の内容を保
護しながら、ＲＡＭ５が正常に動作り°るかどうかをチ
ェックすることができる。

〔発明の効果１以上説明したように本発明によれば、ＲＡＭＰニックに
要７るｒｆ間を大幅に短縮することができる。

【図面の簡単な説明】

第１図は本発明によるＲＡＭのチェック方法の一実施例
を適用したコンピュータのブロック図、図、第４図は本
発明によるＲＡＭのチェック方法の他の実施例を説明す
るためのフローチャート、第５図は第４図で示される処
理手順を説明するための模式図、第６図は一般的なコン
ピュータの一例を示ずブロック図、第７図は第６図に示
すコンピュータのＲＡＭチェック助作例を示すフローチ
ャート、第８図はこのＲＡＭチェック動作で使用される
チェックパターンの一例を示す模式図である。１・・・キーボード　２・・・表示部３・・・ＣＰＵ　　　　４・・・ＲＯＭ５・・・ＲＡＭ

Claims

【特許請求の範囲】ＲＡＭが正常かどうかをチェックするＲＡＭのチェック
方法において、前記ＲＡＭを均等な大きさに区分して複数のブロックを
形成するとともに、最初のブロックから最後のブロック
まで、チェックパターンを順次、ブロック間転送させ、この後最後のブロックを経たパターンと前記チェックパ
ターンとを比較し、この比較結果に基づいて前記ＲＡＭ
が正常かどうかを判定すること、を特徴とするＲＡＭの
チェック方法。