JPH01251475A - デジタルエンファシス回路 - Google Patents
デジタルエンファシス回路Info
- Publication number
- JPH01251475A JPH01251475A JP63079905A JP7990588A JPH01251475A JP H01251475 A JPH01251475 A JP H01251475A JP 63079905 A JP63079905 A JP 63079905A JP 7990588 A JP7990588 A JP 7990588A JP H01251475 A JPH01251475 A JP H01251475A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- phase
- circuit
- adder
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006835 compression Effects 0.000 claims description 16
- 238000007906 compression Methods 0.000 claims description 16
- 230000010363 phase shift Effects 0.000 abstract description 3
- 102100024023 Histone PARylation factor 1 Human genes 0.000 abstract 1
- 101001047783 Homo sapiens Histone PARylation factor 1 Proteins 0.000 abstract 1
- 101000964789 Homo sapiens Zinc finger protein 83 Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）産業上の利用分野
本発明は、デジタル信号処理を行う場合のＶＴＲ等のビ
デオ信号記録回路に用いられるデジタルエンファシス回
路に関する。
デオ信号記録回路に用いられるデジタルエンファシス回
路に関する。
（２）従来の技術
デジタルＶＴＲ等のビデオ信号記録回路では、高域のノ
イズを低減するために、ＦＭ変調する前にデジタルエン
ファシス回路が用いられている。
イズを低減するために、ＦＭ変調する前にデジタルエン
ファシス回路が用いられている。
デジタルエンファシス回路は、ビデオ信号の高域成分を
エンファシスする場合に、ノイズの目立ちやすい小レベ
ルの領域ではエンファシス量を多くし、ノイズの目立ち
にくい大レベルの領域ではエンファシス量を少なくなる
ようにしている。このようなデジタルエンファシス回路
として、第３図に示す回路が知られている（特開昭６０
−９３６８２号）。
エンファシスする場合に、ノイズの目立ちやすい小レベ
ルの領域ではエンファシス量を多くし、ノイズの目立ち
にくい大レベルの領域ではエンファシス量を少なくなる
ようにしている。このようなデジタルエンファシス回路
として、第３図に示す回路が知られている（特開昭６０
−９３６８２号）。
第３図において、１サンプルｎピツ）（ｎは自然数）の
２を補数とするコード信号が入力デジタル位相補正ビデ
オ信号として供給される。デジタルビデオ信号は、デジ
タルハイパスフィルター１に供給され、デジタルハイパ
スフィルター１の出力はデジタル圧縮回路２に供給され
る。加算回路３には、デジタル圧縮回路２の出力信号供
給されると共に、入力信号であるデジタルビデオ信号が
そのまま供給され、ここで両信号の加算が行われる。加
算回路３の加算出力は、デジタルエンファシス回路の出
力として外部に出力される。
２を補数とするコード信号が入力デジタル位相補正ビデ
オ信号として供給される。デジタルビデオ信号は、デジ
タルハイパスフィルター１に供給され、デジタルハイパ
スフィルター１の出力はデジタル圧縮回路２に供給され
る。加算回路３には、デジタル圧縮回路２の出力信号供
給されると共に、入力信号であるデジタルビデオ信号が
そのまま供給され、ここで両信号の加算が行われる。加
算回路３の加算出力は、デジタルエンファシス回路の出
力として外部に出力される。
デジタルハイパスフィルター１は、第４図に示すように
、周波数が高くなるほど利ｔりが大きくなる周波数特性
を有する。また、デジタル圧縮回路２は、第５図に示す
ように、入力信号の振幅が小さいときにはゲインが相対
的に大きく、入力信号の振幅が大きいときにはゲインが
相対的に小さい圧縮特性を有する。
、周波数が高くなるほど利ｔりが大きくなる周波数特性
を有する。また、デジタル圧縮回路２は、第５図に示す
ように、入力信号の振幅が小さいときにはゲインが相対
的に大きく、入力信号の振幅が大きいときにはゲインが
相対的に小さい圧縮特性を有する。
これにより、第３図に示すデジタルエンファシス回路の
出力は、第６図に示すように入力デジタル位相補正ビデ
オ信号の振幅が小さいときには、エンファシスｍが大き
くなり、入力デジタル位相補正ビデオ信号の振幅が太き
いときいは、エンファシスｌが多くなる。
出力は、第６図に示すように入力デジタル位相補正ビデ
オ信号の振幅が小さいときには、エンファシスｍが大き
くなり、入力デジタル位相補正ビデオ信号の振幅が太き
いときいは、エンファシスｌが多くなる。
（３）発明が解決しようとする課題
゛この第３図に示すデジタルハイパスフィルター１では
、その高域のノイズを低減するという目的から、振幅に
ついての制御が行われている。
、その高域のノイズを低減するという目的から、振幅に
ついての制御が行われている。
しかしながら、位相の点でみると、デジタルハイパスフ
ィルター１で入力デジタル位相補正ビデオ信号が位相変
化を受けるにも拘らず、加算回路３では、位相変化を受
けない入力デジタル位相補正ビデオ信号と位相変化を受
けたデジタルハイパスフィルター１の出力デジタルビデ
オ信号との加算を行っている。
ィルター１で入力デジタル位相補正ビデオ信号が位相変
化を受けるにも拘らず、加算回路３では、位相変化を受
けない入力デジタル位相補正ビデオ信号と位相変化を受
けたデジタルハイパスフィルター１の出力デジタルビデ
オ信号との加算を行っている。
従って、位相の異なる２信号を加算することによって１
１られる加算回路３の出力信号は位相情報が失われてし
まうために、現在使用されているアナログのエンファシ
ス回路と異なる位相の信号が出力されてしまうという問
題点がある。
１られる加算回路３の出力信号は位相情報が失われてし
まうために、現在使用されているアナログのエンファシ
ス回路と異なる位相の信号が出力されてしまうという問
題点がある。
（４）課題を解決するための手段
本発明は、上記の点に鑑みてなされたもので、入力デジ
タル位相補正ビデオ信号が位相変化を受けないようにす
ることを目的とし、この目的を達成するために、入力デ
ジタル位相補正ビデオ信号が供給されるデジタルハイパ
スフィルターと、入力デジタル位相補正ビデオ信号が供
給されるデジタル位相補正フィルターと、前記デジタル
ハイパスフィルターの出力が供給され、入力デジタル位
相補正ビデオ信号の振幅が小さいときには相対的にゲイ
ンが大きく、入力デジタル位相補正ビデオ信号の振幅が
大きいときには相対的にゲインが小さい圧縮特性を有す
るデジタル圧縮回路と、前記デジタル位相補正フィルタ
ーの出力と前記デジタル圧縮回路の出力とを加算する加
算回路とを設けるように構成されている。
タル位相補正ビデオ信号が位相変化を受けないようにす
ることを目的とし、この目的を達成するために、入力デ
ジタル位相補正ビデオ信号が供給されるデジタルハイパ
スフィルターと、入力デジタル位相補正ビデオ信号が供
給されるデジタル位相補正フィルターと、前記デジタル
ハイパスフィルターの出力が供給され、入力デジタル位
相補正ビデオ信号の振幅が小さいときには相対的にゲイ
ンが大きく、入力デジタル位相補正ビデオ信号の振幅が
大きいときには相対的にゲインが小さい圧縮特性を有す
るデジタル圧縮回路と、前記デジタル位相補正フィルタ
ーの出力と前記デジタル圧縮回路の出力とを加算する加
算回路とを設けるように構成されている。
（５）作用
この構成において、デジタル位相補正フィルターの位相
特性をデジタルハイパスフィルターの位相特性と等しく
なるように設定することで、加算回路には共に位相特性
が揃ったデジタルビデオ信号が供給され、位相情報が失
われることがないように作用する。
特性をデジタルハイパスフィルターの位相特性と等しく
なるように設定することで、加算回路には共に位相特性
が揃ったデジタルビデオ信号が供給され、位相情報が失
われることがないように作用する。
（６）実施例
以下、本発明を図面に基づいて説明する。
第１図は、本発明によるデジタルエンファシス回路の一
実施例を示すブロック図である。図中、第３図乃至第６
図と同じ構成部分には同じ参照番号を付して重複した説
明を省略する。
実施例を示すブロック図である。図中、第３図乃至第６
図と同じ構成部分には同じ参照番号を付して重複した説
明を省略する。
第１図において、入力信号としては第３図に示した回路
と同様に、ｌサンプルｎビット（ｎは自然数）の２を補
数とするコード信号がデジタルビデオ信号として供給さ
れる。デジタルハイパスフィルター１、デジタル圧縮回
路２、加算器５！！３３についても第３図に示した回路
と同様である。
と同様に、ｌサンプルｎビット（ｎは自然数）の２を補
数とするコード信号がデジタルビデオ信号として供給さ
れる。デジタルハイパスフィルター１、デジタル圧縮回
路２、加算器５！！３３についても第３図に示した回路
と同様である。
第１図に示すデジタルエンファシス回路では、入力デジ
タル位相補正ビデオ信号が直接加算回路３に供給されず
にデジタル位相補正フィルター４を介して供給される。
タル位相補正ビデオ信号が直接加算回路３に供給されず
にデジタル位相補正フィルター４を介して供給される。
デジタル位相補正フィルター４は、第２図または第８図
に示すように構成される回路自体は公知のデジタル位相
補正フィルターである。第２図に示すデジタル位相補正
フィルターは、係数器５ ａ −ｃ 、加算器６、遅延
回路７、加算器８によって構成され、係数器５ａｚｃの
係数を変えることで加算器８から得られる出力信号の位
相を変えることができる。この係数器５ａ〜Ｃの係数は
、加算器８からｉコられる出力信号の位相特性が、第１
図に示すデジタルハイパスフィルター１の位相特性と等
しくなるように設定される。
に示すように構成される回路自体は公知のデジタル位相
補正フィルターである。第２図に示すデジタル位相補正
フィルターは、係数器５ ａ −ｃ 、加算器６、遅延
回路７、加算器８によって構成され、係数器５ａｚｃの
係数を変えることで加算器８から得られる出力信号の位
相を変えることができる。この係数器５ａ〜Ｃの係数は
、加算器８からｉコられる出力信号の位相特性が、第１
図に示すデジタルハイパスフィルター１の位相特性と等
しくなるように設定される。
第８図に示す係数器５ａ〜Ｃについても同様である。
これにより、加算回路３に供給される２つのデジタルビ
デオ信号は、共に位相特性が揃った状態で供給されるの
で、加算回路３のでの位相ずれが生しない。
デオ信号は、共に位相特性が揃った状態で供給されるの
で、加算回路３のでの位相ずれが生しない。
第７図は、本発明によるデジタルエンファシス回路の他
の実施例を示すブＬ７ツク図である。図中、第１図乃至
第６図と同し構成部分には同ｌノ参照番号を付して上腹
した説明を省略する。
の実施例を示すブＬ７ツク図である。図中、第１図乃至
第６図と同し構成部分には同ｌノ参照番号を付して上腹
した説明を省略する。
第７図に示すデジタルエンファシス回路では、加算回路
３から直接出力せずに、デジタル位相補正フィルター９
を介して出力するようにしている。
３から直接出力せずに、デジタル位相補正フィルター９
を介して出力するようにしている。
このデジタル位相補正フィルター９は、第２図または第
８図に示すように構成される回路自体は公知のデジタル
位相補正フィルターである。すなわち、デジタル位相補
正フィルター９は、デジタル位相補正フィルター４と同
様に構成される。
８図に示すように構成される回路自体は公知のデジタル
位相補正フィルターである。すなわち、デジタル位相補
正フィルター９は、デジタル位相補正フィルター４と同
様に構成される。
このデジタル位相補正フィルター９は、現在使用されて
いるアナログのエンファシス回路と同じ位相特性を１ぼ
るために用いられている。他の構成は、上述した第１図
に示す回路と同様である。従って、この第７図に示す回
路でも、加算回路３に供給される２つのデジタルビデオ
信号は、共に位相特性が揃−った状態で供給されるので
、加算回路３のでの位相ずれが生じない。また、デジタ
ル位相補正フィルター９ににっで、現在使用されている
アナログのエンファシス回路と同じ位相特性をｊ３るよ
うにもできる。
いるアナログのエンファシス回路と同じ位相特性を１ぼ
るために用いられている。他の構成は、上述した第１図
に示す回路と同様である。従って、この第７図に示す回
路でも、加算回路３に供給される２つのデジタルビデオ
信号は、共に位相特性が揃−った状態で供給されるので
、加算回路３のでの位相ずれが生じない。また、デジタ
ル位相補正フィルター９ににっで、現在使用されている
アナログのエンファシス回路と同じ位相特性をｊ３るよ
うにもできる。
（７）発明の効果
以上で説明したように、本発明は、入力デジタル位相補
正ビデオ信号が供給されるデジタルハイパスフィルター
と、入力デジタル位相補正ビデオ信号が供給されるデジ
タル位相補正フィルターと、前記デジタルハイパスフィ
ルターの出力が供給され、入力デジタル位相補正ビデオ
信号の振幅が小さいときには相対的にゲインが大きく、
入力デジタル位相補正ビデオ信号の振幅が大きいときに
は相対的にゲインが小さい圧縮特性を有するデジタル圧
縮回路と、前記デジタル位相補正フィルターの出力と前
記デジタル圧縮回路の出力とを加算する加算回路とを設
けるように構成されている。
正ビデオ信号が供給されるデジタルハイパスフィルター
と、入力デジタル位相補正ビデオ信号が供給されるデジ
タル位相補正フィルターと、前記デジタルハイパスフィ
ルターの出力が供給され、入力デジタル位相補正ビデオ
信号の振幅が小さいときには相対的にゲインが大きく、
入力デジタル位相補正ビデオ信号の振幅が大きいときに
は相対的にゲインが小さい圧縮特性を有するデジタル圧
縮回路と、前記デジタル位相補正フィルターの出力と前
記デジタル圧縮回路の出力とを加算する加算回路とを設
けるように構成されている。
この構成において、デジタル位相補正フィルターの位相
特性をデジタルハイパスフィルターの位相特性と等ｌノ
くなるように設定することで、加算回路には共に位相特
性が揃ったデジタルビデオ信号が供給され、位相情報が
失われることがないようにてきる。
特性をデジタルハイパスフィルターの位相特性と等ｌノ
くなるように設定することで、加算回路には共に位相特
性が揃ったデジタルビデオ信号が供給され、位相情報が
失われることがないようにてきる。
第１図は、本発明によるデジタルエンファシス回路の一
実施例を示すブロック図、 第２図は、第１図および第７図に示すデジタル位相補正
フィルター４および９を説明するブロック図、 第３図は、従来のデジタルエンファシス回路を示すブロ
ック図、 第４図は、第３図に示す回路の動作を説明する特性図、 第５図は、第３図に示す回路の動作を説明する特性図、 第６図は、第３図に示す回路の動作を説明する特性図、 第７図は、本発明によるデジタルエンファシス回路の一
実施例を示すブロック図、 第８図は、第１図および第７図に示すデジタル位相補正
フィルター４および９を説明するブロック図である。 ｌ ・・・・デジタルハイパスフィルター２・・・・デ
ジタル圧縮回路 ３・・・・加算回路 ４ ・・・・デジタル位相補正フィルター５ａ・・・係
数器 ５ｂ・・・係数器 ５ｃ・・・係数器 ６・・・・加算器 ７・・・・遅延回路 ８・・・・加算器 ９ ・・・・デジタル位相補正フィルター特許出願人
日本電気ホームエレク トロニクス株式会社 代理人 弁理士 山１）武樹 第１図 第２図 第３図 第４図 イメＬ 第５図 項メ」（
実施例を示すブロック図、 第２図は、第１図および第７図に示すデジタル位相補正
フィルター４および９を説明するブロック図、 第３図は、従来のデジタルエンファシス回路を示すブロ
ック図、 第４図は、第３図に示す回路の動作を説明する特性図、 第５図は、第３図に示す回路の動作を説明する特性図、 第６図は、第３図に示す回路の動作を説明する特性図、 第７図は、本発明によるデジタルエンファシス回路の一
実施例を示すブロック図、 第８図は、第１図および第７図に示すデジタル位相補正
フィルター４および９を説明するブロック図である。 ｌ ・・・・デジタルハイパスフィルター２・・・・デ
ジタル圧縮回路 ３・・・・加算回路 ４ ・・・・デジタル位相補正フィルター５ａ・・・係
数器 ５ｂ・・・係数器 ５ｃ・・・係数器 ６・・・・加算器 ７・・・・遅延回路 ８・・・・加算器 ９ ・・・・デジタル位相補正フィルター特許出願人
日本電気ホームエレク トロニクス株式会社 代理人 弁理士 山１）武樹 第１図 第２図 第３図 第４図 イメＬ 第５図 項メ」（
Claims (1)
- 【特許請求の範囲】 入力デジタル位相補正ビデオ信号が供給されるデジタル
ハイパスフィルターと、 入力デジタル位相補正ビデオ信号が供給されるデジタル
位相補正フィルターと、 前記デジタルハイパスフィルターの出力が供給され、入
力デジタル位相補正ビデオ信号の振幅が小さいときには
相対的にゲインが大きく、入力デジタル位相補正ビデオ
信号の振幅が大きいときには相対的にゲインが小さい圧
縮特性を有するデジタル圧縮回路と、 前記デジタル位相補正フィルターの出力と前記デジタル
圧縮回路の出力とを加算する加算回路とを有するデジタ
ルエンフアシス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079905A JPH01251475A (ja) | 1988-03-31 | 1988-03-31 | デジタルエンファシス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079905A JPH01251475A (ja) | 1988-03-31 | 1988-03-31 | デジタルエンファシス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01251475A true JPH01251475A (ja) | 1989-10-06 |
Family
ID=13703300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63079905A Pending JPH01251475A (ja) | 1988-03-31 | 1988-03-31 | デジタルエンファシス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01251475A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04262690A (ja) * | 1991-02-18 | 1992-09-18 | Matsushita Electric Ind Co Ltd | 非線形信号処理装置 |
| JPH04262689A (ja) * | 1991-02-18 | 1992-09-18 | Matsushita Electric Ind Co Ltd | 非線形信号処理装置 |
-
1988
- 1988-03-31 JP JP63079905A patent/JPH01251475A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04262690A (ja) * | 1991-02-18 | 1992-09-18 | Matsushita Electric Ind Co Ltd | 非線形信号処理装置 |
| JPH04262689A (ja) * | 1991-02-18 | 1992-09-18 | Matsushita Electric Ind Co Ltd | 非線形信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974185A (en) | Digital filter for executing a video emphasis process through mode selection | |
| JPH01251475A (ja) | デジタルエンファシス回路 | |
| KR950007310B1 (ko) | 디지탈 비선형 프리-엠퍼시스/디-엠퍼시스 | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| JPH02110863A (ja) | 磁気再生装置 | |
| JPH05183778A (ja) | 映像信号補償回路 | |
| JPH0533874B2 (ja) | ||
| JP2833932B2 (ja) | ノンリニアエンファシス回路 | |
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JP2997388B2 (ja) | 反転防止回路 | |
| JPS61247193A (ja) | くし形フイルタ | |
| JPS61150513A (ja) | くし形フイルタ | |
| JPH0575313B2 (ja) | ||
| JPH0773357B2 (ja) | 映像信号処理装置 | |
| JP2564987B2 (ja) | 映像信号処理回路 | |
| JPH0142559B2 (ja) | ||
| JP3380940B2 (ja) | 記録再生装置 | |
| JPH04145783A (ja) | 多次元非線形信号処理装置 | |
| JPS6378690A (ja) | 映像信号処理装置 | |
| JPS6282785A (ja) | 映像信号記録再生装置 | |
| JPS6224472A (ja) | デイジタルオ−デイオ再生装置 | |
| JPH0498655A (ja) | ビデオエンファシス回路 | |
| JPH05300467A (ja) | Ｆｍ信号処理装置 | |
| JPS6116068A (ja) | 映像信号処理装置 | |
| JPH02216667A (ja) | 白ピーク反転現象補償回路 |