JPH0575313B2 - - Google Patents
Info
- Publication number
- JPH0575313B2 JPH0575313B2 JP63284983A JP28498388A JPH0575313B2 JP H0575313 B2 JPH0575313 B2 JP H0575313B2 JP 63284983 A JP63284983 A JP 63284983A JP 28498388 A JP28498388 A JP 28498388A JP H0575313 B2 JPH0575313 B2 JP H0575313B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- limiter
- hpf
- input
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 10
- 239000003623 enhancer Substances 0.000 description 7
- 101000964795 Homo sapiens Zinc finger protein 84 Proteins 0.000 description 2
- 101000743788 Homo sapiens Zinc finger protein 92 Proteins 0.000 description 2
- 102100040636 Zinc finger protein 84 Human genes 0.000 description 2
- 102100039046 Zinc finger protein 92 Human genes 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は輝度信号処理回路に係り、特にビデオ
テープレコーダ（VTR）における輝度信号系の
非線形処理をし、画質を改善する輝度信号所処理
回路に関する。
テープレコーダ（VTR）における輝度信号系の
非線形処理をし、画質を改善する輝度信号所処理
回路に関する。
（従来の技術）
第４図は従来のデイテールエンハンサ回路（細
部画像強調回路）の一例を示す図である。
部画像強調回路）の一例を示す図である。
同図において、１は輝度信号が入力される入力
端子、２はダイナミツク高域通過フイルタ
（HPF）、３はリミツタ回路、４は加算器である。
ダイナミツクHPF２とリミツタ回路３とは縦続
接続され、縦続接続回路を構成し、そのダイナミ
ツクHPF２に入力端子１を介して輝度信号が供
給される。
端子、２はダイナミツク高域通過フイルタ
（HPF）、３はリミツタ回路、４は加算器である。
ダイナミツクHPF２とリミツタ回路３とは縦続
接続され、縦続接続回路を構成し、そのダイナミ
ツクHPF２に入力端子１を介して輝度信号が供
給される。
入力端子１に入力された輝度信号は、一方はダ
イナミツクHPF２及びリミツタ回路３の縦続接
続回路を通過した後、加算器４の一方の入力端に
供給され、他方はそのまま加算器４の他方の入力
端に供給され、これらが加算器４で加算され、回
路出力として出力される。
イナミツクHPF２及びリミツタ回路３の縦続接
続回路を通過した後、加算器４の一方の入力端に
供給され、他方はそのまま加算器４の他方の入力
端に供給され、これらが加算器４で加算され、回
路出力として出力される。
デイテールエンハンサ回路は、VTRの再生時
に雑音低減回路などによつて損われる輝度信号の
エツヂ情報や小レベル信号の高域成分を補正する
ために、記録時に予め小レベル信号の高域成分を
強調しておくという目的で設けられた回路であ
る。そこでこのデイテールエンハンサ回路は、大
レベルの信号に対しては高域成分の強調量が少な
く、小レベルの信号に対してほど強調量が増える
という動作を行う。
に雑音低減回路などによつて損われる輝度信号の
エツヂ情報や小レベル信号の高域成分を補正する
ために、記録時に予め小レベル信号の高域成分を
強調しておくという目的で設けられた回路であ
る。そこでこのデイテールエンハンサ回路は、大
レベルの信号に対しては高域成分の強調量が少な
く、小レベルの信号に対してほど強調量が増える
という動作を行う。
しかし、それと同時に、VTR記録時に通過す
るホワイトクリツプ回路やダーククリツプ回路
［テレビジヨン学会編：『ホームVRT入門』（コロ
ナ社）154ページ］によつて記録信号のオーバー
シユートがあるレベル以上でクリツプされること
による情報の欠落やパルス特性の悪化を軽減する
ために、大レベル信号入力に対しては強調量を少
なくすると共に、信号のより高域の成分のみを強
調し、小レベル信号入力時には強調量を増やすと
共に、比較的低域から強調するという時定数可変
型の非線形特性が望ましいとされている。
るホワイトクリツプ回路やダーククリツプ回路
［テレビジヨン学会編：『ホームVRT入門』（コロ
ナ社）154ページ］によつて記録信号のオーバー
シユートがあるレベル以上でクリツプされること
による情報の欠落やパルス特性の悪化を軽減する
ために、大レベル信号入力に対しては強調量を少
なくすると共に、信号のより高域の成分のみを強
調し、小レベル信号入力時には強調量を増やすと
共に、比較的低域から強調するという時定数可変
型の非線形特性が望ましいとされている。
そのため、第４図のダイナミツクHPF２は、
この時定数可変特性を持つ回路であり、大レベル
信号入力時にはカツトオフ周波数fcが高い方に移
動し、小レベル信号入力時にはfcが低い方に移動
するという動作を行う。
この時定数可変特性を持つ回路であり、大レベル
信号入力時にはカツトオフ周波数fcが高い方に移
動し、小レベル信号入力時にはfcが低い方に移動
するという動作を行う。
第５図は第４図のダイナミツクHPF２の入出
力波形の一例を示すものである。同図に示すよう
に、大レベルの信号入力に対してカツトオフ周波
数が高くなる。
力波形の一例を示すものである。同図に示すよう
に、大レベルの信号入力に対してカツトオフ周波
数が高くなる。
更に、入力信号レベルに応じて高域の強調量を
変化させるために、ダイナミツクHPF２を通過
した信号をリミタツ回路３に入力し、その出力信
号を加算器４で入力輝度信号に加算することによ
り、上記の特性を実現している。
変化させるために、ダイナミツクHPF２を通過
した信号をリミタツ回路３に入力し、その出力信
号を加算器４で入力輝度信号に加算することによ
り、上記の特性を実現している。
（発明が解決しようとする課題）
ところが、上記した第４図の従来のデイテール
エンハンサ回路は、例えば、第６図ａのような
2TパルスをダイナミツクHPF２に入力すると、
CR（容量・抵抗）で微分され、第６図ｂのような
ｐ−ｐ（ピーク・ピーク）値が非対称な波形とな
り、ダイナミツクHPF２を通した後には、立ち
上がりのみにHPFがかかるため、第６図ｃのよ
うな電圧の平均値がずれた波形になる。そのた
め、見かけ上、リミツタバランスがずれたように
なるので、実際には十分な時定数可変特性にする
ことができない。
エンハンサ回路は、例えば、第６図ａのような
2TパルスをダイナミツクHPF２に入力すると、
CR（容量・抵抗）で微分され、第６図ｂのような
ｐ−ｐ（ピーク・ピーク）値が非対称な波形とな
り、ダイナミツクHPF２を通した後には、立ち
上がりのみにHPFがかかるため、第６図ｃのよ
うな電圧の平均値がずれた波形になる。そのた
め、見かけ上、リミツタバランスがずれたように
なるので、実際には十分な時定数可変特性にする
ことができない。
また、ダイナミツクHPF２は、１組のダイオ
ードを用いた非線形特性で時定数を可変している
ため、例えばある程度入力信号レベルが小さくな
ると、それ以上時定数が変化しないなど設定の自
由度が少ない。
ードを用いた非線形特性で時定数を可変している
ため、例えばある程度入力信号レベルが小さくな
ると、それ以上時定数が変化しないなど設定の自
由度が少ない。
更に、リミツタルートを１つしか持たないの
で、各入力信号レベルに対する強調量の設定の自
由度が少なく、理想的な周波数特性が得られな
い。
で、各入力信号レベルに対する強調量の設定の自
由度が少なく、理想的な周波数特性が得られな
い。
そこで、本発明は上記した従来の技術の課題を
解決し、各入力信号レベルに対する強調の周波数
帯域と強調量とをそれぞれ自由に設定でき、理想
的な非線形特性が得られるようになる輝度信号処
理回路を提供することを目的とする。
解決し、各入力信号レベルに対する強調の周波数
帯域と強調量とをそれぞれ自由に設定でき、理想
的な非線形特性が得られるようになる輝度信号処
理回路を提供することを目的とする。
（課題を解決するための手段）
本発明は上記の目的を達成するために、互いに
特性が異なるｎ（≧２）個の高域通過フイルタ
［１２1，１２2，…，１２ｎ］及び同じく互いに
特性が異なるｎ個のリミツタ回路［１３1，１３
２，…，１３ｎ］を、ｍ番目（ｍ＝１、２、…、
ｎ）の高域通過フイルタと同じくｍ番目のリミツ
タ回路とをそれぞれ縦続接続し、かつ、前記ｎ個
の高域通過フイルタそれぞれに入力輝度信号が供
給されるｎ組の縦続接続回路と、前記入力輝度信
号と前記ｎ組の縦続接続回路の各縦続接続回路か
ら出力される各出力信号とを加算する加算器［１
４］とを備え、前記ｎ個の高域通過フイルタは、
１、２、…、ｎ番目の順にカツトオフ周波数が
徐々に低く設定され、前記ｎ個のリミツタ回路
は、１、２、…、ｎ番目の順にリミツタレベルが
徐々に深く設定されることを特徴とする輝度信号
処理回路を提供するものである。
特性が異なるｎ（≧２）個の高域通過フイルタ
［１２1，１２2，…，１２ｎ］及び同じく互いに
特性が異なるｎ個のリミツタ回路［１３1，１３
２，…，１３ｎ］を、ｍ番目（ｍ＝１、２、…、
ｎ）の高域通過フイルタと同じくｍ番目のリミツ
タ回路とをそれぞれ縦続接続し、かつ、前記ｎ個
の高域通過フイルタそれぞれに入力輝度信号が供
給されるｎ組の縦続接続回路と、前記入力輝度信
号と前記ｎ組の縦続接続回路の各縦続接続回路か
ら出力される各出力信号とを加算する加算器［１
４］とを備え、前記ｎ個の高域通過フイルタは、
１、２、…、ｎ番目の順にカツトオフ周波数が
徐々に低く設定され、前記ｎ個のリミツタ回路
は、１、２、…、ｎ番目の順にリミツタレベルが
徐々に深く設定されることを特徴とする輝度信号
処理回路を提供するものである。
（実施例）
本発明になる輝度信号処理回路の一実施例につ
いて、以下に図面と共に説明する。
いて、以下に図面と共に説明する。
第１図は本発明になる輝度信号処理回路の一実
施例を示す図である。
施例を示す図である。
同図において、１１は輝度信号が入力される入
力端子１２1，１２2，…，１２ｎは高域通過フイ
ルタ（HPF）、１３1，１３2，…，１３ｎはリミ
ツタ回路、１４は加算器である。
力端子１２1，１２2，…，１２ｎは高域通過フイ
ルタ（HPF）、１３1，１３2，…，１３ｎはリミ
ツタ回路、１４は加算器である。
ｎ（≧２）個のHPF１２1，１２2，…，１２ｎ
とｎ個のリミツタ回路１３1，１３2，…，１３ｎ
は、１番目のHPF１２1と１番目のリミツタ回路
１３1とが縦続接続され、同じく２番目のHPF１
２1と２番目のリミツタ回路１３2とが縦続接続さ
れ、以下同様にｎ番目のHPF１２ｎとｎ番目の
リミツタ回路１３ｎとが縦続接続され、ｎ組の縦
続接続回路を構成し、そのHPF１２1，１２2，
…，１２ｎにそれぞれ入力端子１１を介して輝度
信号が供給される。
とｎ個のリミツタ回路１３1，１３2，…，１３ｎ
は、１番目のHPF１２1と１番目のリミツタ回路
１３1とが縦続接続され、同じく２番目のHPF１
２1と２番目のリミツタ回路１３2とが縦続接続さ
れ、以下同様にｎ番目のHPF１２ｎとｎ番目の
リミツタ回路１３ｎとが縦続接続され、ｎ組の縦
続接続回路を構成し、そのHPF１２1，１２2，
…，１２ｎにそれぞれ入力端子１１を介して輝度
信号が供給される。
ｎ個のHPF１２1，１２2，…，１２ｎは、互い
に特性が異なり、１、２、…、ｎ番目のHPF１
２1，１２2，…，１２ｎの順にカツトオフ周波数
fcが徐々に低く設定される。また、ｎ個のリミツ
タ回路１３1，１３2，…，１３ｎは、同じく１、
２、…、ｎ番目のリミツタ回路１３1，１３2，
…，１３ｎの順にリミツタレベルが徐々に深く設
定される。
に特性が異なり、１、２、…、ｎ番目のHPF１
２1，１２2，…，１２ｎの順にカツトオフ周波数
fcが徐々に低く設定される。また、ｎ個のリミツ
タ回路１３1，１３2，…，１３ｎは、同じく１、
２、…、ｎ番目のリミツタ回路１３1，１３2，
…，１３ｎの順にリミツタレベルが徐々に深く設
定される。
入力端子１１に入力された輝度信号は、一方は
HPF１２1及びリミツタ回路１３1の縦続接続回
路、HPF１２2及びリミツタ回路１３2の縦続接続
回路、…、HPF１２ｎ及びリミツタ回路１３ｎ
の縦続接続回路をそれぞれ通過した後、加算器１
４の一方の入力端に供給され、他方はそのまま加
算器１４の他方の入力端に供給され、これらが加
算器１４で加算され、回路出力として出力され
る。
HPF１２1及びリミツタ回路１３1の縦続接続回
路、HPF１２2及びリミツタ回路１３2の縦続接続
回路、…、HPF１２ｎ及びリミツタ回路１３ｎ
の縦続接続回路をそれぞれ通過した後、加算器１
４の一方の入力端に供給され、他方はそのまま加
算器１４の他方の入力端に供給され、これらが加
算器１４で加算され、回路出力として出力され
る。
今、簡単のために、リミツタルートを、HPF
１２1及びリミツタ回路１３の縦続接続回路と
HPF１２2及びリミツタ回路１３2の縦続接続回路
との２つのみとする。
１２1及びリミツタ回路１３の縦続接続回路と
HPF１２2及びリミツタ回路１３2の縦続接続回路
との２つのみとする。
HPF１２1はHPF１２2に比較してカツトオフ
周波数fcを高く、リミツタ回路１３1はリミツタ
回路１３2に比較してリミツタレベルを浅く設定
し、HPF１２2はfcを比較的低く、リミツタ回路
１３2はリミツタレベルを比較的深く設定する。
周波数fcを高く、リミツタ回路１３1はリミツタ
回路１３2に比較してリミツタレベルを浅く設定
し、HPF１２2はfcを比較的低く、リミツタ回路
１３2はリミツタレベルを比較的深く設定する。
そして、加算器１４において、加算比を適当な
値に設定すれば、大レベル信号入力時には加算器
１４の出力にHPF１２1→リミツタ回路１３1のル
ートの特性が強く現われるので、HPF１２1の通
過帯域である比較的高い周波数帯域のみを強調
し、小レベル信号入力時にはHPF１２2→リミツ
タ回路１３2のルートの特性が強く現われるので
1HPF１２2の通過帯域である比較的低い周波数帯
域から強調するという時定数可変特性を得ること
ができる。
値に設定すれば、大レベル信号入力時には加算器
１４の出力にHPF１２1→リミツタ回路１３1のル
ートの特性が強く現われるので、HPF１２1の通
過帯域である比較的高い周波数帯域のみを強調
し、小レベル信号入力時にはHPF１２2→リミツ
タ回路１３2のルートの特性が強く現われるので
1HPF１２2の通過帯域である比較的低い周波数帯
域から強調するという時定数可変特性を得ること
ができる。
また、リミツタ回路１３1，１３2を通過したそ
れぞれの出力信号が、加算器１４でリミツタ回路
を通過しない入力端子１からそのまま供給される
入力輝度信号に加算されるので、入力信号レベル
が小さくなるに従つて強調量は増える。更に、リ
ミツタルートを複数（３つ以上）持てば、各入力
信号レベルに対する強調の周波数帯域と強調量と
の設定の自由度がいつそう広がる。
れぞれの出力信号が、加算器１４でリミツタ回路
を通過しない入力端子１からそのまま供給される
入力輝度信号に加算されるので、入力信号レベル
が小さくなるに従つて強調量は増える。更に、リ
ミツタルートを複数（３つ以上）持てば、各入力
信号レベルに対する強調の周波数帯域と強調量と
の設定の自由度がいつそう広がる。
（応用例）
次に、ノンリニアエンフアシス回路及びノンリ
ニアデエンフアシス回路への適用について説明す
る。
ニアデエンフアシス回路への適用について説明す
る。
ビデオテープレコーダにおけるVHS［日本ビク
ター(株)登録商標］方式の標準規格では、ノンリニ
アエンフアシス特性は入力信号レベルが小さくな
るほど低域から強調する時定数可変型になつてお
り、本発明回路を用いれば、このVHS方式の標
準規格に合つた時定数可変型ノンリニアエンフア
シス特性が比較的容易に得られる（第１図と同様
の回路を適用）。
ター(株)登録商標］方式の標準規格では、ノンリニ
アエンフアシス特性は入力信号レベルが小さくな
るほど低域から強調する時定数可変型になつてお
り、本発明回路を用いれば、このVHS方式の標
準規格に合つた時定数可変型ノンリニアエンフア
シス特性が比較的容易に得られる（第１図と同様
の回路を適用）。
また、ノンリニアデエンスフアシス回路につい
ても同様に入力信号レベルが小さくなるほど低域
から減衰させるというVHS方式の標準規格に合
つた時定数可変型の減衰特性を得ることができ
る。
ても同様に入力信号レベルが小さくなるほど低域
から減衰させるというVHS方式の標準規格に合
つた時定数可変型の減衰特性を得ることができ
る。
第２図はそのノンリニアデエンフアシス回路の
一例を示す図である。同図中、第１図中の同一構
成部分には同一番号を付す。
一例を示す図である。同図中、第１図中の同一構
成部分には同一番号を付す。
すなわち、第２図の回路では、第１図の回路に
おける入力端子１１とHPF１２1，１２2，…，１
２ｎとの間に減算器１５を接続している。そし
て、入力端子１１から入力される輝度信号が減算
器１５の一方の入力端に供給され、加算器１４の
出力が減算器１５の他方の入力端に供給され、減
算器１５で入力輝度信号から加算器１４の出力が
減算され、更に、この減算器１５の出力がHPF
１２1，１２2，…，１２ｎに供給される一方、こ
れを回路出力としている。
おける入力端子１１とHPF１２1，１２2，…，１
２ｎとの間に減算器１５を接続している。そし
て、入力端子１１から入力される輝度信号が減算
器１５の一方の入力端に供給され、加算器１４の
出力が減算器１５の他方の入力端に供給され、減
算器１５で入力輝度信号から加算器１４の出力が
減算され、更に、この減算器１５の出力がHPF
１２1，１２2，…，１２ｎに供給される一方、こ
れを回路出力としている。
ここで、従来のダイナミツクHPFを用いたデ
イテールエンハンサ回路では、第３図ａに示すよ
うに、ある程度入力信号が小レベルになると、そ
れ以下で時定数が変化しないなど入力レベルに応
じた十分な時定数可変特性が得られなかつた。ま
た、強調量についても従来のリミツタルートを１
つしか持たないものでは、入力信号があるレベル
以下になると、第３図ｂに示すように、それ以下
のレベルの信号に対して強調量が変化しなかつた
り、あるいは、あるレベルにおいて適度な強調量
になるように設定すると、他のレベルの信号に対
して強調量が多すぎるなど各入力信号レベルに応
じた強調量が自由に設定できなかつた。
イテールエンハンサ回路では、第３図ａに示すよ
うに、ある程度入力信号が小レベルになると、そ
れ以下で時定数が変化しないなど入力レベルに応
じた十分な時定数可変特性が得られなかつた。ま
た、強調量についても従来のリミツタルートを１
つしか持たないものでは、入力信号があるレベル
以下になると、第３図ｂに示すように、それ以下
のレベルの信号に対して強調量が変化しなかつた
り、あるいは、あるレベルにおいて適度な強調量
になるように設定すると、他のレベルの信号に対
して強調量が多すぎるなど各入力信号レベルに応
じた強調量が自由に設定できなかつた。
これに対して、本発明の一実施例の輝度信号処
理回路を用いれば、各HPF１２1，１２2，…，１
２ｎのカツトオフ周波数fcと各リミツタ回路１３
１，１３2，…，１３ｎのリミツタレベルと加算器
１４の加算比とをそれぞれ設定することによつ
て、各入力信号レベルに対する強調の周波数帯域
と強調量とをそれぞれ自由に設定でき、理想的な
非線形特性を得ることができる。第３図ｃにデイ
テールエンハンサ回路の理想的な周波数特性を示
す。
理回路を用いれば、各HPF１２1，１２2，…，１
２ｎのカツトオフ周波数fcと各リミツタ回路１３
１，１３2，…，１３ｎのリミツタレベルと加算器
１４の加算比とをそれぞれ設定することによつ
て、各入力信号レベルに対する強調の周波数帯域
と強調量とをそれぞれ自由に設定でき、理想的な
非線形特性を得ることができる。第３図ｃにデイ
テールエンハンサ回路の理想的な周波数特性を示
す。
また、本発明回路を集積回路（IC）化するこ
とにより、従来のリミツタルートを１つしか持た
ない回路の場合と比べて、コスト的にもほとんど
差はない。
とにより、従来のリミツタルートを１つしか持た
ない回路の場合と比べて、コスト的にもほとんど
差はない。
（発明の効果）
以上の如く、本発明の輝度信号処理回路によれ
ば、各HPFのカツトオフ周波数と各リミツタ回
路のリミツタレベルと加算器の加算比とを適当な
値に設定することによつて、各入力信号レベルに
対する強調の周波数帯域と強調量とをそれぞれ自
由に設定でき、理想的な非線形特性を得ることが
できる。
ば、各HPFのカツトオフ周波数と各リミツタ回
路のリミツタレベルと加算器の加算比とを適当な
値に設定することによつて、各入力信号レベルに
対する強調の周波数帯域と強調量とをそれぞれ自
由に設定でき、理想的な非線形特性を得ることが
できる。
第１図は本発明になる輝度信号処理回路の一実
施例を示す図、第２図は本発明回路を適用したノ
ンリニアデエンフアシス回路の一例を示す図、第
３図は従来回路による周波数特性と本発明回路に
よる周波数特性をそれぞれ示す図、第４図は従来
のデイテールエンハンサ回路の一例を示す図、第
５図は第４図のダイナミツクHPFの入出力波形
の一例を示す図、第６図は第４図のダイナミツク
HPFの動作説明用の波形図である。 １１……入力端子、１２1，１２2，…，１２ｎ
……高域通過フイルタ（HPF）、１３1，１３2，
…，１３ｎ……リミツタ回路、１４……加算器、
１５……減算器。
施例を示す図、第２図は本発明回路を適用したノ
ンリニアデエンフアシス回路の一例を示す図、第
３図は従来回路による周波数特性と本発明回路に
よる周波数特性をそれぞれ示す図、第４図は従来
のデイテールエンハンサ回路の一例を示す図、第
５図は第４図のダイナミツクHPFの入出力波形
の一例を示す図、第６図は第４図のダイナミツク
HPFの動作説明用の波形図である。 １１……入力端子、１２1，１２2，…，１２ｎ
……高域通過フイルタ（HPF）、１３1，１３2，
…，１３ｎ……リミツタ回路、１４……加算器、
１５……減算器。
Claims (1)
- 【特許請求の範囲】 １ 互いに特性が異なるｎ（≧２）個の高域通過
フイルタ及び同じく互いに特性が異なるｎ個のリ
ミツタ回路を、ｍ番目（ｍ＝１、２、…、ｎ）の
高域通過フイルタと同じくｍ番目のリミツタ回路
とをそれぞれ縦続接続し、かつ、前記ｎ個の高域
通過フイルタそれぞれに入力輝度信号が供給され
るｎ組の縦続接続回路と、 前記入力輝度信号と前記ｎ組の縦続接続回路の
各縦続接続回路から出力される各出力信号とを加
算する加算器とを備え、 前記ｎ個の高域通過フイルタは、１、２、…、
ｎ番目の順にカツトオフ周波数が徐々に低く設定
され、 前記ｎ個のリミツタ回路は、１、２、…、ｎ番
目の順にリミツタレベルが徐々に深く設定される
ことを特徴とする輝度信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284983A JPH02131088A (ja) | 1988-11-11 | 1988-11-11 | 輝度信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284983A JPH02131088A (ja) | 1988-11-11 | 1988-11-11 | 輝度信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02131088A JPH02131088A (ja) | 1990-05-18 |
| JPH0575313B2 true JPH0575313B2 (ja) | 1993-10-20 |
Family
ID=17685615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63284983A Granted JPH02131088A (ja) | 1988-11-11 | 1988-11-11 | 輝度信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02131088A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014025067A1 (ja) * | 2012-08-09 | 2014-02-13 | 株式会社計測技術研究所 | 画像強調装置、画像強調方法 |
| JP2015050585A (ja) * | 2013-08-30 | 2015-03-16 | 合志 清一 | 画像処理装置及び画像処理方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2548448B2 (ja) * | 1990-10-05 | 1996-10-30 | 松下電器産業株式会社 | 多次元非線形信号処理装置 |
-
1988
- 1988-11-11 JP JP63284983A patent/JPH02131088A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014025067A1 (ja) * | 2012-08-09 | 2014-02-13 | 株式会社計測技術研究所 | 画像強調装置、画像強調方法 |
| US9471962B2 (en) | 2012-08-09 | 2016-10-18 | Keisoku Giken Co., Ltd. | Image enhancement apparatus and image enhancement method |
| JP2015050585A (ja) * | 2013-08-30 | 2015-03-16 | 合志 清一 | 画像処理装置及び画像処理方法 |
| US9734563B2 (en) | 2013-08-30 | 2017-08-15 | Keisoku Giken Co., Ltd. | Image processing apparatus and image processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02131088A (ja) | 1990-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4571613A (en) | Noise reduction circuit for a video signal using a feedback type comb filter and an equalizer circuit | |
| JPH07105929B2 (ja) | 映像信号処理装置 | |
| US4587576A (en) | Video signal processing apparatus with pre-emphasis and de-emphasis for use in a recording and reproducing system | |
| EP0133048B1 (en) | Noise reducing system for video signal | |
| US4646153A (en) | Noise reduction circuit for a video signal | |
| US4570193A (en) | Video signal processing device including emphasis and/or de-emphasis circuit | |
| JPH0575313B2 (ja) | ||
| JPH02110863A (ja) | 磁気再生装置 | |
| JPH0341882B2 (ja) | ||
| US5276562A (en) | Emphasis apparatus disposed in either a record or playback system having triple weight coefficient generating devices | |
| JPH0555949B2 (ja) | ||
| JPS6322374B2 (ja) | ||
| JPH05292454A (ja) | ノンリニアエンファシス回路 | |
| JPH0533874B2 (ja) | ||
| EP0147073A1 (en) | Noise reduction circuit for a video signal | |
| JPS63266983A (ja) | 映像信号処理装置 | |
| JP3048884B2 (ja) | Ｖｔｒの映像信号再生回路 | |
| JPH0773192B2 (ja) | 信号処理装置 | |
| JPS62135079A (ja) | 輝度信号処理回路 | |
| JPH0627023Y2 (ja) | ノイズ低減回路 | |
| JP2632428B2 (ja) | ライン相関ノイズキャンセル回路 | |
| JP2535263B2 (ja) | ディエンファシス回路 | |
| JP3013482B2 (ja) | Ｆｍ等化回路及びこれを用いた記録再生装置 | |
| JPH01220585A (ja) | ビデオ信号処理装置 | |
| JPH0591473A (ja) | 反転防止回路 |