JPH01251907A - 前置増幅回路 - Google Patents

前置増幅回路

Info

Publication number
JPH01251907A
JPH01251907A JP63078812A JP7881288A JPH01251907A JP H01251907 A JPH01251907 A JP H01251907A JP 63078812 A JP63078812 A JP 63078812A JP 7881288 A JP7881288 A JP 7881288A JP H01251907 A JPH01251907 A JP H01251907A
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
output terminal
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63078812A
Other languages
English (en)
Inventor
Shunichi Tsuchida
土田 瞬一
Masato Tanabe
正人 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP63078812A priority Critical patent/JPH01251907A/ja
Publication of JPH01251907A publication Critical patent/JPH01251907A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えば、ごデオテーブレコーダ(以下、V
TRと記す)において、ビデオヘッドから再生された信
号の増幅に用いられる前置増幅回路に関する。
(産業上の利用分野) (従来の技術) VTRにおいては、ビデオヘッドによって再生された映
像信号は、予め前置増幅回路によって増幅された後、所
定の再生処理に供される。
第3図に、従来の前置増幅回路の構成を示す。
ここで、前置増幅回路は、エミッタ接地形トランジスタ
5および抵抗6からなる初段アンプ、次段アンプ7、帰
還アンプ8、直流帰還のためのコンデンサ9およびダン
ピング抵抗10を有する。
第3図の動作は次のようになる。
ビデオヘッド1により再生された映像信号は、回転トラ
ンス2および結合コンデンサ3を介して前置増幅回路の
入力端子4に供給される。このとき、再生映像信号は、
回転トランス2により増幅されるとともに、さらに、ビ
デオヘッド1のインダクタンスL、および容10H並び
に前置増幅回路の入力容■C1とで構成された並列共振
回路により、6MHz近傍の周波数成分を増幅強調され
る。この増幅及び強調出力は、前置増幅回路によりダン
ピングをかけられつつ増幅され、前置層幅回路の出力端
子11に供給される。そして、この出力端子11に接続
されたコンデンサ12により直流成分を除かれ、後段の
回路の入力端子13に供給される。
ところで、特殊再生モードのように、多数のビデオヘッ
ドを同時に使用する場合、スイッチ14によって前置増
幅回路の入力端子4をアースに接地し、ショートリング
を構成することにより、回転トランス2でのクロストー
クを除去するようになっている。
しかし、このような構成では、スイッチ14をオン、オ
フしたとき、後段の回路の入力端子7に不要インパルス
が発生し、後段の回路(例えば、検波回路や増幅回路)
に悪影響を与えるという問題がある。
なお、上記不要インパルスは次のようにして発生するも
のである。
まず、第4図(a)に示すように、スイッチ14をオフ
状態からオン状態にしたときの動作を説明すると、トラ
ンジスタ5のペースの電圧は、第4図(b)に示すよう
に、トランジスタのベース・エミッタ間順方向降下電圧
Vjからアース電圧に降下する。これにより、トランジ
スタ14がオフし、前置増幅回路の出力端子11の電圧
が、第4図(C)に示すように、通常の動作点の電圧V
oからN源電圧VCC近傍まで上昇する。これにより、
後段の回路の入力端子13には第4図(d)に示すよう
に、インパルスが発生する。
同様に、スイッチ14をオン状態からオフ状態にすると
、今度は、出力端子11の電圧がN源電圧VCCから通
常の動作点の電圧Voまで降下する。
これにより、後段の回路の入力端子13には、やはり、
第4図(d)に示すように、インパルスが発生する。
(発明が解決しようとする課題) 以上述べたように従来の前置増幅回路においては、入力
トランジスタをオン、オフすると、その切換えタイミン
グで、後段の回路に悪影響を与えてしまうインパルスが
発生するという問題があった。
そこで、この発明は、入力トランジスタをオン、オフし
ても、後段の回路に悪影響を与えるインパルスが発生す
ることがない前置増幅回路を提供することを目的とする
[発明の構成コ (課題を解決するための手段) 上記目的を達成するためにこの発明は、入力トランジス
タをオフにするモード(以下、非動作モードと記す)の
ときは、このモード設定動作に連動して出力端子の電圧
を前置増幅動作を行っているときの動作点電圧に保持し
、このモードを解除して前置増幅動作を行うモード(以
下、前置増幅動作モードと記す)のときは、このモード
設定幼年に連動して、上記保持状態を解除するするよう
にしたものである。
(作用) 上記のように、非動作モードの期間、出力端子の電圧を
動作点電圧に保持することにより、前置増幅動作モード
から非動作モードへの移行時あるいはこの逆の移行時に
、後段の回路に悪影響を与えるインパルスが発生するの
を防止することができる。また、非動作モードから前置
増幅動作モードへの移行時は、上記保持状態を解除する
ことにより、前置増幅動作も正常になされる。
(実施例〉 以下、図面を参照しながらこの発明の実施例を詳細に説
明する。
第1図はこの発明の一実施例の構成を示す回路図である
。なお、第1図において、先の第3図と同一部には、同
一符号を付す。
第1図において、前置増幅回路の入力端子4は、コンデ
ンサ3を介して回転トランス2のステータ側トランスに
接続されている。この入力端子4は、さらに、エミッタ
接地形トランジスタQ5のべ一スに接続されている。こ
のトランジスタ5のエミッタは接地され、コレクタは抵
抗6を介して電源に接続されている。
トランジスタ5のコレクタは、さらに、次段アンプ7の
入力端子に接続されている。この次段アンプ7の出力端
子は、例えば演算増幅回路によって構成される帰還アン
プ8の正相入力端子に接続されている。この帰還アンプ
8の逆相入力端子は基準電11115に接続されている
。帰還アンプ8の出力端子は、直流帰還コンデンサ9を
介して接地されるとともに、ダンピング抵抗10を介し
てトランジスタ5のベースに接続されている。
次段アンプ7の出力端子は、さらに、前置増幅回路の出
力端子11に接続されている。この出力端子は、コンデ
ンサ12を介して後段の回路の入力端子13に接続され
ている。
入力端子4とアースとの間には、スイッチ14が挿入さ
れている。このスイッチ14は、制御端子16に供給さ
れる制御信号に従ってオン、オフされる。
次に、この発明の特徴を成す部分について説明する。
上記次段アンプ7の出力端子は、さらにトランジスタ7
7のエミッタに接続されている。このトランジスタ17
のコレクタは抵抗18を介して接地されている。トラン
ジスタ17のベースは、抵抗を介して1!源に接続され
るとともに、トランジスタ20のコレクタに接続されて
いる。このトランジスタ20のベースは抵抗21を介し
て帰還アンプ8の出力端子に接続されている。また、エ
ミッタは、トランジスタ22のコレクタに接続されてい
る。このトランジスタ22のベースは上記制御端子16
に接続され、エミッタは接地されている。
上記構成において、第2図を参照しながら動作を説明す
る。
まず、前置増幅回路のモードを前置増幅動作モードから
非動作モードに切り換える場合を説明する。
この場合、制御端子16に供給される制御信号はハイレ
ベルに設定される。これにより、スイッチ14は、第2
図(a)に示す如く、オンする。
スイッチ14がオンすると、トランジスタ5のベース電
圧が、第2図(b)に示す如く、ベース・エミッタ間順
方向降下電圧■jからアース電圧に下降する。これによ
り、トランジスタ5がオフ状態となり、出力端子11の
電圧が動作点電圧VOから電源電圧Vccに上昇しよう
とする。
一方、制御端子16に供給されるυ1tIl信号がハイ
レベルとなると、トランジスタ22がオンする。
これにより、トランジスタ20がオンし、トランジスタ
17のベース電圧を下降させる。その結果、トランジス
タ17がオンし、出力端子11の電圧を、第2図(C)
に示す如く、動作点電圧Voに保持する。これにより、
端子13には、第2図(d>に示す如く、インパルスは
発生しない。
次に、前置増幅回路のモードを非動作モードから前置増
幅動作モードに切り換える場合を説明する。
この場合、制御端子16に供給される制御信号はローレ
ベルに設定される。これにより、スイッチ14が、第2
図(a)に示す如く、オフする。
これにより、トランジスタ5がオンする。したがって、
出力端子11の電圧は、第2図(C)に示す如く、動作
点電圧Voに維持されたままとなる。
これにより、端子13には、第2図([)に示す如く、
インパルスは発生しない。
以上の動作をさらに詳細に説明する。
前置増幅動作モードから非動作モードへの移行に伴って
、出力端子11の電圧が電源電圧VCOまで上昇しよう
とすると、帰還アンプ8の出力電流がIO+ΔIOまで
上昇しようとする。ここで、Inは、前置増幅動作モー
ド時の帰還アンプ8の出力電流であり、ΔIOは、出力
端子11の電圧の上昇による帰還アンプ8の出力電流の
増加分である。この電流ΔIOは、トランジスタ20の
ベースに流れる。このトランジスタ20のベースには、
さらに、tfX1置増幅動作モード時において、ダンピ
ング抵抗10に流れる電流Ilも流れる。トランジスタ
20のベースに電流11が流れているときのこのトラン
ジスタ20のコレクタ電流を12とすると、ベース電流
がΔInだけ増加することにより、このコレクタ電流は
ΔI2だけ増加する。これにより、トランジスタ17の
ベース電圧がこの電流増加分ΔI2に見合った分だけ下
降し、このトランジスタ17がオンする。その結果、出
力端子11の電圧は動作点電圧Vaに保持される。これ
により、帰還アンプ8の出力′R流はT。
に収束する。
このときの帰還アンプ8の出力電圧(図示a点の電圧)
V(1)は、 V (1)=Rt  It +Vj +0.1但し、R
1:抵抗21の抵抗値 に収束する。そして、この電圧V(1)が前置増幅回路
モード時の図示a点の電圧v(2)に等しくなるように
、回路定数が設定されている。電圧■(2)は次式によ
って表わされる。
V (2) −R2It +Vj このように第1図の回路では、非動作モード期間、出力
端子11の電圧が動作点電圧Voに収束し、図示a点の
電位がR211+Vjに収束するようになっている。
以上述べたようにこの実施例は、非動作モードのときは
、このモード設定動作に連動して出力端子11の電位を
動作点電圧Vaに保持し、非動作モードを解除して前置
増幅動作モードに移行するきは、これに連動して上記保
持状態を解除するするようにしたものである。
このように、非動作モード期間、出力端子11の電圧を
動作点電圧VDに保持することにより、前置増幅動作モ
ードから非動作モードへの移行時あるいはこの逆の移行
時に、後段の回路に悪影響を与えるインパルスが発生す
るのを防止することができる。また、非動作モードから
前置増幅動作モードへの移行時は、上記保持状態が解除
されるので、前置増幅動作も正常になされる。
なお、この発明はVTRの前置増幅回路以外にも適用可
能なことは勿論である。
[発明の効果] 以上述べたようにこの発明によれば、非動作モードと前
置増幅動作モードの切換えにより出力端子の電圧が変動
するのを防止することができるので、VTRの特殊再生
モード時、不要なインパルスにより、前置増幅回路の後
段に接続される検波回路や増幅回路が誤動作するのを防
ぐことができる。
【図面の簡単な説明】
第1図はこの発明の一実施例の構成を示す回路図、第2
図は第1図の動作を説明するためのタイミングチャート
、第3図は従来の前置増幅回路の構成を示す回路図、第
4図は第3図の動作を説明するためのタイミングチャー
トである。 1・・・ビデオヘッド、2・・・回転トランス、3・・
・コンデンサ、4.13・・・入力端子、517.20
゜22・・・トランジスタ、6.1B、19.21・・
・抵抗、7・・・次段アンプ、8・・・帰還アンプ、9
・・・直流帰還コンデンサ、10・・・ダンピング抵抗
、11・・・出力端子、12・・・コンデンサ、13・
・・入力端子、14・・・スイッチ、15・・・基準電
源、16・・・制御端子。 (a)ス(yテ14 −オン−62−77−7、fン 
−第4図

Claims (1)

  1. 【特許請求の範囲】 ベースが入力端子に接続されたエミッタ接地形トランジ
    スタと、 このエミッタ接地形トランジスタのコレクタ出力を増幅
    して出力端子に供給する増幅回路と、この増幅回路の出
    力を上記エミッタ接地形トランジスタのベースに帰還す
    る帰還回路と、 上記エミッタ接地形トランジスタをオン状態からオフ状
    態に切り変えるとき、上記出力端子の電圧を上記トラン
    ジスタがオン状態にあるときの動作点電圧に保持し、上
    記トランジスタをオフ状態からオン状態に切り変えると
    きは、この保持状態を解除する保持回路とを具備したこ
    とを特徴とする前置増幅回路。
JP63078812A 1988-03-31 1988-03-31 前置増幅回路 Pending JPH01251907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63078812A JPH01251907A (ja) 1988-03-31 1988-03-31 前置増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63078812A JPH01251907A (ja) 1988-03-31 1988-03-31 前置増幅回路

Publications (1)

Publication Number Publication Date
JPH01251907A true JPH01251907A (ja) 1989-10-06

Family

ID=13672257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63078812A Pending JPH01251907A (ja) 1988-03-31 1988-03-31 前置増幅回路

Country Status (1)

Country Link
JP (1) JPH01251907A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164908A (ja) * 2008-01-07 2009-07-23 Mitsubishi Electric Corp 電力増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164908A (ja) * 2008-01-07 2009-07-23 Mitsubishi Electric Corp 電力増幅器

Similar Documents

Publication Publication Date Title
JP2749729B2 (ja) 磁気記録再生回路
EP0805437B1 (en) Reproducing circuit for a magnetic head
CA1077580A (en) Low-frequency power amplifier
JPH01251907A (ja) 前置増幅回路
US2938963A (en) Signal amplifier circuits
US6208482B1 (en) Signal amplifying circuit for an MR element
KR0127491B1 (ko) 헤드 앰프
JP2933449B2 (ja) 自動利得制御回路及びこれを用いたデータ記憶装置
JP4075112B2 (ja) ベース電流補償回路
JP2509385Y2 (ja) 記録再生装置に於ける信号切換回路
JPH0135532B2 (ja)
JPH039380Y2 (ja)
JPS5822257Y2 (ja) テ−プレコ−ダ−のミュ−ティング回路
JPH05182425A (ja) コントロール信号の再生回路
JPS5822258Y2 (ja) テ−プレコ−ダ−のミユ−テイング回路
JP2793071B2 (ja) ポップ音防止回路
JP3157461B2 (ja) 平滑回路
JP2954795B2 (ja) 信号処理回路
JPH0758866B2 (ja) Vtrのコントロールパルス増幅器
US6185060B1 (en) Changeover circuit in tape recorder
JPH0810975Y2 (ja) 低周波増幅器
JPH0548293Y2 (ja)
JP2583916B2 (ja) 録音再生回路
JPH0629764Y2 (ja) 高域補償回路
JP3714651B2 (ja) ビデオ機器のコントロール信号再生回路