JPH01253930A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01253930A
JPH01253930A JP63081487A JP8148788A JPH01253930A JP H01253930 A JPH01253930 A JP H01253930A JP 63081487 A JP63081487 A JP 63081487A JP 8148788 A JP8148788 A JP 8148788A JP H01253930 A JPH01253930 A JP H01253930A
Authority
JP
Japan
Prior art keywords
semiconductor device
bonding
present
view
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63081487A
Other languages
English (en)
Inventor
Kazuo Kunimasa
国政　一男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63081487A priority Critical patent/JPH01253930A/ja
Publication of JPH01253930A publication Critical patent/JPH01253930A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07553—Controlling the environment, e.g. atmosphere composition or temperature changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に電極引き出しに用いる
ボンディングパッド電極およびその製造方法に関する。
〔従来の技術〕
従来の半導体装置のボンディングパッドを第２図を用い
て説明する。半導体基板１の表面にダイオード、トラン
ジスタ等よりなる半導体集積回路を有する半導体装置の
周辺に入出力信号および、電源電圧あるいはクロック信
号を供給する配線引き出しのためのボンディングパッド
を平面に並べて配置していた。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は、素子領域の周囲にボンデ
ィングパッドを配置するため、パッド数が増えるに従い
ペレットの面積が増大するという欠点がある。
〔課題を解決するための手段〕
本発明の半導体装置は、ペレットの周辺部をエツチング
しボンディングパッドを、ペレットの表面に対し垂直な
平面上に配置するという特徴を有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例であり、第１図（ａ）は縦断
面図、第１図（ｂ）は平面図を示す。シリコン基板１の
素子領域の外側周辺をエツチング除去した段部に、アル
ミニウム等の金属電極３を設ける。
第５図（ａ）〜（ｒ）は、本発明の一実施例の工程断面
図である。シリコン基板１の表面にフィールド絶縁膜２
を形成した後、リソグラフィーにより、フィールド絶縁
膜２の不要要領をエツチング除去し、さらにシリコン基
板１をドライエツチングにより、５０〜７０μｍの深さ
にエツチングする（第５図（ａ））。次に、ＣＶＤによ
り、１μｍの絶縁膜６を形成した後金属膜３を高ステッ
プカバレッジ性のたとえばＭＯＣＶＤで形成する（第５
図（ｃ））。さらに、フォトレジストアで、パッド領域
と配線領域を覆い（第５図（ｄ））不要領域をエツチン
グする（第５図（ｅ））。次にワイヤーにてスクライブ
線をカットする。
第３図は本発明の半導体装置のボンディング後の縦断面
図を示す。リードフレームのアイランド８にベレットを
載せ、ボンディングワイヤー１０によりボンディングパ
ッド３とステッチ９を結ぶ。
この実施例ではペレットが縮小できることにより、アイ
ランド８が小さくでき、封入形態も小さくなる利点があ
る。
第４図は、本発明の半導体装置のＴＡＢ　（ＴａｐｅＡ
ｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）に適用した実施例
を示す。半導体ペレットは、はんだバンブ１２によりポ
リイミドテープ側のインナーリード１１に接続され熱圧
着により結合する。エポキシ樹脂１３によりペレットの
吸湿を防止する。本実施例においてもベレットが縮小で
きるため、実装密度が上がる。
〔発明の効果〕
以上説明したように本発明は、半導体装置のボンディン
グパッドを、垂直に削ったエツチング面に配置すること
により。ボンディングパッドを７０μ、ベレットサイズ
を３ｍｍＸ３ｍｍとした場合およそ１０％のベレットサ
イズの縮小が可能である。このため、モールド形成、Ｔ
ＡＢ等の実装において実装密度を上げることができる効
果がある。
【図面の簡単な説明】
第１図は本発明のボンディングパッドを適用した半導体
装置一実施例であり、第１図（ａ）は縦断面図、第１図
（ｂ）は平面図である。第２図は従来のボンディングパ
ッドによる半導体装置で、第２図（ａ）は縦断面図、第
２図（ｂ）は平面図を示す。第３図はボンディングワイ
ヤーによりリードフレームとボンディングを行った後の
本発明適用の一実施例の縦断面図。第４図はＴＡＢに適
用した本発明実施例の縦断面図である。第５図（ａ）〜
（ｆ）は本発明の実施例を示す図である。 １・・・・・・シリコン基板、２・・・・・・フィール
ド絶縁膜、３・・・・・・ボンデインクパッド、４・・
・・・・シリコンエツチング面、５・・・・・・ダイシ
ング面、６・・・・・・絶縁膜、７・・・・・・フォト
レジスト、８・・・・・・リードフレームアイランド、
９・・・・・・リードフレームスイッチ、１０・・・・
・・ボンディングワイヤー、１１・・・・・・インナー
リード、１２・・・・・・バンプ、１３・・・・・・エ
ポキシ樹脂。 代理人　弁理士　内　原　　　晋 （ａ） 、３ 第７図 第２ｇ 第３　図 （Ｃ）３ 第５７ （ｉ） （ｆ） 第５図

Claims (1)

    【特許請求の範囲】
  1. 　半導体装置において、ボンディング用パッド電極を半
    導体主表面に対し垂直あるいは傾斜した面に形成してな
    る半導体装置。
JP63081487A 1988-04-01 1988-04-01 半導体装置 Pending JPH01253930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63081487A JPH01253930A (ja) 1988-04-01 1988-04-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63081487A JPH01253930A (ja) 1988-04-01 1988-04-01 半導体装置

Publications (1)

Publication Number Publication Date
JPH01253930A true JPH01253930A (ja) 1989-10-11

Family

ID=13747761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63081487A Pending JPH01253930A (ja) 1988-04-01 1988-04-01 半導体装置

Country Status (1)

Country Link
JP (1) JPH01253930A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023174895A (ja) * 2018-11-05 2023-12-08 ローム株式会社 半導体素子および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023174895A (ja) * 2018-11-05 2023-12-08 ローム株式会社 半導体素子および半導体装置

Similar Documents

Publication Publication Date Title
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
KR100260997B1 (ko) 반도체패키지
KR100699649B1 (ko) 반도체장치 및 그 제조방법
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
JP3676646B2 (ja) 半導体パッケージ及びその製造方法
JP2003168758A (ja) 半導体装置
JPS5992556A (ja) 半導体装置
JP3269025B2 (ja) 半導体装置とその製造方法
JP3203200B2 (ja) 半導体装置
JP2949969B2 (ja) フィルムキャリア半導体装置
JPH01253930A (ja) 半導体装置
JPH10214933A (ja) 半導体装置とその製造方法
JP3702152B2 (ja) 半導体装置
KR100549312B1 (ko) 반도체패키지 및 그 제조 방법
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP2913858B2 (ja) 混成集積回路
KR20020029251A (ko) 반도체패키지 및 그 제조 방법
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
KR100308393B1 (ko) 반도체패키지및그제조방법
JP2001135668A (ja) 半導体装置およびその製造方法
JP3349465B2 (ja) 半導体装置
KR940004278Y1 (ko) Cot 패키지
KR20020044988A (ko) 칩스케일 패키지 및 웨이퍼 레벨에서의 칩스케일 패키지제조방법