JPH0125455B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は車載用FMラジオ等の移動無線受信機
に関するものである。

従来例の構成とその問題点 従来、車載用FMラジオ受信機でマルチパス妨
害を受信した時、聴感上不快感を得る。このため
これを軽減するために自動車の前後に受信アンテ
ナを配備し、これ等の受信アンテナを周期的に切
換え、且つその受信レベルに対応する直流レベル
を検出して比較することで最良入力状態にある受
信アンテナに切換えるスペースダイバシテイ受信
方式が考えられている。以下にその移動無線受信
機のスペースダイバシテイ制御回路の従来構成と
その問題点について述べる。第１図は従来の制御
回路であり、第２図はその主要各部のタイムチヤ
ートである。

第１図に於て、１，２は受信用アンテナであ
り、アンテナ切換回路３によつていずれかがFM
ラジオ受信機４の入力となる。この入力信号はフ
ロントエンド５、IFアンプ６、FM検波器を含む
音声処理回路７を通つてスピーカ８に音声出力を
得る。

IFアンプ６の一部より受信アンテナ入力レベ
ルに対応した直流出力電圧を得、信号強度計（以
下Ｓメータという）出力に利用している。この端
子を９とする。また１０は制御回路であり、この
制御回路１０の構成は観察周期Ｔの決定のための
クロツク発振回路１１、第１のサンプリングパル
ス（以下1st SPという）ａの発生回路１２、第
２のサンプリングパルス（以下2nd SPという）
ｂの発生回路１５、2nd SP終了と同時に発生す
る判定パルスｃの発生回路１６、1st SPと判定
パルスとの信号結合回路１３、その出力をトリガ
信号ｄとしてアンテナ切換回路３を駆動する駆動
回路１４、更に端子９からＳメータ出力を受けて
次段に送り込むためのバツフアアンプ１８、次段
に設けられる1st SPで前記バツフアアンプ出力
を蓄積するための第１のサンプリングホールド回
路１９、又同バツフアアンプ出力を2nd SPで蓄
積するための第２のサンプリングホールド回路２
０、前記第１のサンプリングホールド回路１９と
第２のサンプリングホールド回路２０との蓄積レ
ベルを比較するための電圧比較器２１及びその出
力状態で開閉するスイツチ１７から成つている。

以下動作を述べると、今FMラジオ受信機４は
同調しているものとすると、駆動回路１４の出力
Q₀が“１”レベル、₀が“０”レベルにある
時、アンテナ切換回路３によつて受信アンテナ１
がFMラジオ受信機４に接続されている。この
時、受信アンテナ１の入力レベルに対応する直流
電圧がＳメータ端子９に現われ、それはバツフア
アンプ１８を介してサンプリングホールド回路１
９，２０に入力される。

今、観察周期Ｔの開始時点よりt₁後に1st SPa
が発生し、前記直流電圧が第１のサンプリングホ
ールド回路１９にV₁として蓄積される。1st SP
の終了と同時に駆動回路１４の出力はQ₀が“０”
レベル、₀が“１”レベルになりこれにより受
信アンテナ２がFMラジオ受信機４の入力とな
り、受信アンテナ２の入力レベルに対応した新し
い直流電圧がＳメータ端子９に現われてサンプリ
ングホールド回路１９，２０の入力となるが、観
察周期開始からt₂後（t₁＜t₂）に2nd SPbが発生
するためこの新しい直流電圧は第２のサンプリン
グホールド回路２０にV₂として蓄積される。こ
の直流電圧V₂と前記直流電圧V₁のレベルは電圧
比較器２１で比較される。今V₁＞V₂で受信アン
テナ１の方が良いという結果であれば2nd SP終
了と同時に現われる判定パルスｃが信号結合回路
１３を通るようにスイツチ１７をONとすべく電
圧比較器２１の出力が与えられる。よつて駆動回
路１４のトリガ入力ｄは第２図のようになる。こ
れにより駆動回路１４の出力Q₀は再度“１”レ
ベル、₀は“０”レベルとなり受信アンテナは
１側に切換わる。又、前記蓄積レベルの関係が
V₁＜V₂の時は電圧比較器２１の出力はスイツチ
１７をオフとする出力であり判定パルスｃが駆動
回路１４のトリガ入力とならないために駆動回路
１４の出力は反転せず受信アンテナは２側に固定
されたままである。

1st SPaの発生から判定パルスｃによつて受信
アンテナを切換えるまでの時間、実際には観察周
期開始から判定パルスによる受信アンテナ切換え
までの時間に若干余裕を見た時間を処理時間T₁
とする。

この処理時間Ｔ中での動作が以下観察周期毎に
繰り返される。これにより判定パルスｃの有無に
よつて決定された受信アンテナ状態は次の観察周
期での処理時間内の1st SP終了時まで固定され
ることが判る。以上の説明は第２図のタイムチヤ
ートに示されている。ここで参考までに、マルチ
パス妨害を受信した時Ｓメータ端子９にどのよう
な直流電圧変化が得られるかについて述べる。

直接波の振巾をE₀、反射波の振巾を反射波振
巾係数ｒとして rE₀、また両波の位相差をφとし
た時受信アンテナに加わる両波の合成振巾は良く
知られているようにE₀（１＋r²＋2r cosφ）^1/2で表
わされ、cosφ＝１の時合成振巾は最大であり、
cosφ＝−１の時合成振巾は最小となる。特に大
きなマルチパス妨害によりｒ≒１付近となると振
巾最大方向では≒2E₀であり、振巾最小方向では
≒０となつてしまい、大きな振巾低下を来たす。
振巾増大方向ではFM受信機の振巾制限作用によ
り振巾は制限されるが減少方向に対しては無防備
となり、音声再生時においては不快感を得る。こ
のような受信アンテナにおける振巾変動分はＳメ
ータ端子９にも直流電圧変化がその変動に応じて
現われる。従つて両アンテナ入力状態に対応した
Ｓメータ端子９の直流電圧の高い方を常に選択す
ればマルチパス妨害雑音が聴感上軽減できること
を意味する。

以上が従来回路の動作と原理である。

しかしながら、この従来装置においては以下の
ような問題を含んでいる。

マルチパス妨害発生時と観察周期とが必ずし
も合致しない。

処理時間外でのマルチパス妨害受信時は受信
アンテナの切換えが行なわれないために軽減効
果が少なく、これは観察周期Ｔを長くする程効
果が減少する。

観察周期Ｔを短かくすれば前記問題点，
についての解決法となり得るが、しかしこの場
合クロツク周波数が可聴周波数内となり、その
洩れが受信機のＳ／Ｎを劣化させる。特に受信
電界レベルが中、強電界域であればこれは決定
的な問題となる。

発明の目的 本発明は上記従来の問題点を解消するもので、
すなわち 観察周期ＴはＳ／Ｎ劣化を来たさない範囲で
短かくとること。

処理時間外においては、この期間でのマルチ
パス妨害有無の検出を行い、この検出信号にて
強制的に受信アンテナを切換える手段を講じ観
察周期Ｔの全区間のマルチパス妨害軽減のため
の方策をとり従来方式に対して性能向上を目指
するものである。

発明の構成 本発明は従来回路の駆動回路を含む制御回路を
第１の制御回路とし、処理時間中での受信アンテ
ナ情報を周期的に観察して比較することにより受
信アンテナを決定すると共に、処理時間外では第
２の制御回路を設けて前記第１の制御回路で決定
した受信アンテナ状態をさらに切換えていくこと
で観察周期Ｔの区間にかけるマルチパス妨害の軽
減を行うようにしたものである。

実施例の説明 以下本発明の一実施例について第３図〜第５図
を用いて説明する。

１０は従来回路における制御回路であり、これ
を第１の制御回路とする。

この一連の動作は従来のものと同様であるため
省略する。

３０は新たに設けた第２の制御回路であり、こ
れはマルチパス妨害を検出するための検出回路３
１、（以下、これを単に検出回路３１という）、そ
の出力を波形整形すると共にアンテナ切換回路３
を駆動するための駆動回路の入力を作る駆動信号
発生回路３２及び処理時間巾T₁を決定するため
の処理時間決定回路３３からなる。

この例ではアンテナ切換回路３の駆動を単一の
駆動回路１４（第１の制御回路１０に含まれる駆
動回路でこれを第１の駆動回路１４とする）で行
なわせることを考慮して、第２の制御回路３０の
出力と第１の制御回路１０中の信号結合回路（以
下第１の信号結合回路を呼ぶ）１３の出力とを結
合するために第２の信号結合回路３４を設けてい
る。

第４図に第２の制御回路３０の詳細を示す。第
５図のタイムチヤートの第１の信号結合回路１３
の出力を第１のトリガ信号ｄとし、通常“０”レ
ベルが判定パルス有りで“０”→“１”→“０”
となりこれが第２の信号結合回路（ORゲート）
３４の一方の入力となる。第２の信号結合回路３
４の他方の入力は後述するように“０”レベルの
ため、第１のトリガ信号ｄ中の判定パルスの１→
“０”で第１の駆動回路１４の出力が反転し、こ
こでこれまで述べて来た処理時間が終了し、以下
次の1st SPにより受信アンテナが反転するまで
受信アンテナ状態は固定される。すなわち処理時
間外に入る。この例では処理時間T₁を決定する
ために処理時間決定回路３３を設けている。これ
は観察周期開始をトリガ入力とする単安定マルチ
バイブレータ等により容易に構成することができ
る。

さて、検出回路３１では入力回路にコンデンサ
１０１と抵抗１０２から成る微分回路１００を設
けている。コンデンサ１０１の一端はＳメータ端
子９に接続され、他端は抵抗１０２の一端と
PNPトランジスタ１０３のベースに接続され該
トランジスタ１０３のエミツタと前記抵抗１０２
の一端は共通で電源電圧端Vcに接続されている。

これによりＳメータ端子９にマルチパス妨害が
ない場合（Ｓメータ出力一定）や、設定された微
分時定数では検出出来ないような小さな電圧変動
領域では前記トランジスタ１０３のベース電位は
ほぼエミツタ電位に等しく遮断状態にある。とこ
ろがマルチパス妨害によりＳメータ端子９に急激
な電圧低下があり、これにより前記トランジスタ
１０３のベース電位が第５図のＭに示すように下
がつてオンすると、そのトランジスタ１０３のコ
レクタに接続されたダイオート１０４とNPNト
ランジスタ１０５に電流が流れる。

すなわち、PNPトランジスタ１０３のコレク
タにはダイオード１０４のアノードとNPNトラ
ンジスタ１０５のベースが接続され、該トランジ
スタ１０５のエミツタと前記ダイオード１０４の
カソードは接地されている。なお、ダイオード１
０４の効果はNPNトランジスタ１０５の保護と
して入つている。NPNトランジスタ１０５のコ
レクタは駆動信号発生回路３２の入力端に接続さ
れており、マルチパス妨害のあつた時は既に説明
したようにNPNトランジスタ１０５はオンであ
るから駆動信号発生回路３２の入力₁は“０”
レベルである。第４図の駆動信号発生回路３２は
前記₁信号をトリガ入力とし、処理時間決定回
路３３の出力D₁を入力とする単安定マルチバイ
ブレータ１０６を採用している。この出力Q₁は
抵抗１０８とコンデンサ１０７で決まる巾のパル
スを生じる。このパルスは前記単安定マルチバイ
ブレータ１０６の入力D₁が“１”の時にトリガ
入力₁で正パルスを発生するもので、入力D₁が
“０”レベルではトリガ入力₁が有つてもその出
力Q₁は“０”のままである。なお、トリガ入力
T₁は“１”から“０”となる立ち下りで行つて
いる。

従つて、処理時間決定回路３３の出力を第５図
のD₁で示すように処理時間T₁中では“０”レベ
ル、処理時間外では“１”レベルになるように設
定することで駆動信号発生回路３２の出力Q₁は
処理時間以外でのみマルチパス妨害検出の都度正
パルスを発生する（第５図Q₁信号）この信号が
第２の信号結合回路３４の一方の入力となり、他
方の入力（第１の信号結合回路路１３の出力）は
この時“０”レベルであるから、この駆動信号発
生回路３２の出力による第２のトリガ信号によつ
て処理時間外では駆動回路１４の出力が反転させ
られる。

以上のようにして処理時間内外のマルチパス妨
害検出に対して受信アンテナの切換えが行なわれ
る。

次に他の実施例を第６図〜第８図に示す。第６
図はブロツク図、第７図は第２の制御回路の詳細
とその周辺図、第８図はタイムチヤートを示す。

第６図において第２の制御回路３０及び第２，
３の信号結合回路３４，３６を除き他の周辺回路
構成は第１図で説明した動作内容に準ずるため詳
細な説明は省略する。

第２の制御回路３０はマルチパス妨害を検出す
るための検出回路３１、駆動信号発生回路３２、
処理時間決定回路３３及び時間決定回路３５より
なる。また第２、第３の信号結合回路３４，３６
は第１の制御回路１０での第１の信号結合回路１
３の出力ｄ（第１のトリガ信号）と第２の制御回
路３０の出力を夫々第１の駆動回路１４のトリガ
信号入力とするために用いる回路である。この実
施例は第３図、第４図の第１の実施例で示した処
理時間外での受信アンテナを切換える駆動回路１
４のトリガ信号入力が単安定マルチバイブレータ
出力で与えられ、且つその出力正パルスの立ち下
りで受信アンテナが切換わるため、その正パルス
巾分だけの時間遅れを生じる動作となつているこ
とに対してマルチパス妨害の検出と同時に受信ア
ンテナを切換えるようにしたものである。

第７図に第２の制御回路３０の詳細図を示す。

検出回路３１部は第４図のそれと同一であり、
詳細な説明は省略する。駆動信号発生回路３２は
インバータ２０１と２入力NANDゲート２０２
からなり、検出回路３１の出力の波形整形も兼ね
るインバータ２０１の入力側は前記検出回路３１
のNPNトランジスタ１０５のコレクタに接続さ
れ、また出力側ｆは２入力NANDゲート２０２
の一入力となる。一方、NANDゲート２０２の
他方の入力には処理時間決定回路３３の出力が供
給される。そしてNANDゲート２０２の出力ｇ
（第２のトリガ信号）はANDゲートで構成された
第２の信号結合回路３４の一入力とされている。
第１の制御回路１０中の第１の信号結合回路１３
の出力ｄ（第１のトリガ信号）は新たに追加され
た時間決定回路３５の出力D₂と共にORゲートか
らなる第３の信号結合回路３６に入力されてその
出力に変形された第１のトリガ信号ｅをとり出
し、それを前記第２の信号結合回路３４のAND
ゲートの他の入力としている。そして第２の信号
結合回路３４の出力が第１の駆動回路１４のトリ
ガ信号入力となり受信アンテナを切換える。な
お、時間決定回路３５は1st SPの終了と処理時
間決定回路３３の出力でT₁終了時を夫々トリガ
とするRSフリツプフロツプ等の構成で簡単に得
られ、“０”レベル区間がT₃となるものである。
従つて第８図のタイムチヤートに示すように第３
の信号、結合回路３６の出力である変形された第
１のトリガ信号波形ｅは1SP終了時に“０”レベ
ルとなり、これが処理時間決定回路３３の出力の
T₁終了時まで続く。但しこの期間中に判定パル
スｃがある場合はその時だけ“１”レベルとな
る。そしてこれらの期間以外は全て“１”レベル
である。

一方、NANDゲート２０２の出力である第２
のトリガ信号ｇについては、第３図、第４図の実
施例でも説明したように常信電界レベルが変動し
ない一定電界時であるとか、検出回路３１の入力
回路の微分回路１００の微分時定数で検出され得
ないような緩やかな変動の時はPNPトランジス
タ１０３はオフであるためインバータ２０１の出
力は“０”レベルである。そして第１の制御回路
１０の動作中である処理時間T₁内では処理時間
決定回路３３の出力D₁は“１”レベルであるた
めNANDゲート２０２の出力ｇは“１”レベル
である。従つて第１の制御回路１０側の変形され
た第１のトリガ信号ｅのみが処理時間T₁中には
第１の駆動回路１４のトリガ信号となり得る。次
に処理時間外においては既に説明したように第１
の変形されたトリガ信号ｅは常に“１”レベルで
ある。またマルチパス妨害を検出しない限りは駆
動信号発生回路３２の出力である第２のトリガ信
号ｇは“１”レベルであるから第１の駆動回路１
４の出力Q₀または₀は反転せず、従つて受信ア
ンテナも切換らない。ところが、マルチパス妨害
を受信しPNPトランジスタ１０３のベースが第
８図のＭのようになり、該トランジスタがオンと
なる毎にインバータ２０１の出力ｆは“０”レベ
ルから“１”レベルに反転し、その都度NAND
ゲート２０２の出力ｇ（第２のトリガ信号）は
“１”レベルから“０”レベルに反転する。この
ため第１の駆動回路１４の出力Q₀，₀は同時に
反転するから受信アンテナを切換えることが可能
である。このようにこの実施例での処理時間外で
はマルチパス妨害検出と同時に受信アンテナ切換
えが可能となり、第１の実施例で示したような時
間遅れがない。但し、第４図において単安定マル
チバイブレータ１０６の出力パルス巾を実際には
１〜2μSとしたことで動作上、聴感上において何
等支障がなかつたことを付記しておく。

以上により従来の問題点の解決が図られたが、
さらに次のようなことも考えられる。

すなわち、上記の各実施例では駆動回路を単一
としたが、第２の制御回路の出力にも第２の駆動
回路を設けて第１の駆動回路と第２の駆動回路を
適当なタイミングパルス（例えば処理時間決定回
路の出力パルス）を利用して交互に動作させるこ
とで受信アンテナを切換えるようにしてもよい。
この実施例を第９図に示す。

この例では第１及び第２の駆動回路は夫々出力
にスイツチ回路を含む。すなわち第９図におい
て、１３は第１の制御回路１０中における信号結
合回路であり、この出力ｄは第１の駆動回路４１
のトリガ信号入力となり、第２の制御回路３０の
出力ｇは第２の駆動回路４２のトリガ入力とな
る。第１、第２の夫々の駆動回路１４と１４′の
出力にはスイツチ４３，４４，４５，４６が設け
られ、スイツチ４３と４５，４４と４６の出力側
は共通であり、アンテナ切換回路３に接続されて
いる。

各スイツチにはそれをオンまたはオフするため
の制御端子が設けられ、スイツチ４３と４４，４
５と４６の制御端子は共通としこれを４７，４８
で示す。制御端子４７，４８間にはインバータ４
９が接続され、その入力側（図では制御端子４８
側）にタイミングパルスが注入される。本例にお
けるタイミングパルスには処理時間決定回路３３
の出力を利用している。前記各スイツチは制御端
子が“１”レベルの時オンするものとすれば、タ
イミングパルスの処理時間中T₁期間は“０”レ
ベルであるから、第２の駆動回路４２の出力は現
われないが第１の駆動回路４１の出力は制御端子
４７が“１”レベルのためスイツチ４３，４４が
オンとなり、駆動出力Q₀₁，₀₁が現われる。処
理時間外においては制御端子４８側が“１”レベ
ルのため、第２の駆動回路４２の出力によつてア
ンテナ切換えが行なわれる。

発明の効果 以上の実施例で説明したように本発明は、処理
時間中で両受信アンテナの情報を同期的に観測
し、これを比較した結果で受信アンテナを決定す
る従来方式に、処理時間外では第２の制御回路で
マルチパス妨害の検出を行ない、この信号で受信
アンテナの切換えを行うことを加え合わせること
で、従来例に対して、 観察周期Ｔを比較的長くとることができ、従
つてそのクロツク周波数の洩れによるＳ／Ｎ劣
化の要因がなくなる。

処理時間外において受信したマルチパス妨害
による雑音が非常に軽減できる。

マルチパス妨害の検出感度は第２の制御回路
の検出回路部における微分回路の時定数で可変
できるため、マルチパス妨害以外での受信レベ
ルの低下時にもアンテナ切換えを行なわせるこ
とができる。

等の効果があり、非常に有効である。

【図面の簡単な説明】

第１図は従来例を示す回路図、第２図は同主要
動作のタイムチヤート、第３図は本発明の一実施
例を示す回路図、第４図は同要部詳細回路図、第
５図は同主要動作のタイムチヤート、第６図は他
の実施例の回路図、第７図は同要部詳細回路図、
第８図は同主要動作のタイムチヤート、第９図は
さらに他の実施例を示す要部回路図である。 １，２……アンテナ、３……アンテナ切換回
路、４……FMラジオ受信機、８……スピーカ、
１０……制御回路、１１……クロツク発振回路、
１２……第１のサンプリングパルス発生回路、１
３……信号結合回路、１４……駆動回路、１５…
…第２のサンプリングパルス発生回路、１６……
判定パルス発生回路、１９……第１のサンプリン
グホールド回路、２０……第２のサンプリングホ
ールド回路、２１……電圧比較器、３０……第２
の制御回路、３１……検出回路、３２……駆動信
号発生回路、３３……処理時間決定回路、３４…
…第２の信号結合回路。

Claims (1)

1. 【特許請求の範囲】 １ 複数個の受信用アンテナを有し、その各受信
   アンテナの入力信号レベルを周期的な処理時間中
   で観察比較し最良入力信号レベルの受信アンテナ
   に切換える第１の駆動回路を備えた第１の制御回
   路と、前記第１の制御回路で行なう処理時間以外
   の期間では急激な入力信号レベルの変動を検出す
   る微分回路を有した第２の制御回路によつて前記
   第１の駆動回路を駆動して受信アンテナの切換え
   を行うように構成したことを特徴とする移動無線
   受信機。 ２ 第１の制御回路の第１の駆動回路と第２の制
   御回路に設けた第２の駆動回路を夫々タイミング
   パルスを用いて交互に動作させることにより受信
   アンテナの切換えを行なうように構成したことを
   特徴とする特許請求の範囲第１項記載の移動無線
   受信機。