JPH01256174A - ゲート電極の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自己整合型のゲート電極の形成方法に関するも
ので、例えば化合物半導体を用いたショットキーゲート
型電界効果トランジスタ（ＦＥＴ）の製造に使用される
。

〔従来の技術〕

ＦＥＴは半導体集積回路の不可欠の要素として広く用い
られており、特にその微細化と高速性の研究が精力的に
進められている。自己整合（セルファライン）型のゲー
ト電極はこのような要請を満たすものとして、ＦｖＩ　
Ｅ　Ｓ　Ｆ　Ｅ　Ｔなどに広く適用され、その形成方法
の一つとして置換ゲートプロセスと呼ばれるものがある
。これはゲート領域に絶縁膜、金属または多層レジスト
などでゲートパターン（ダミーゲート）を形成しておき
、このゲートパターンをマスクとして反転ゲートパター
ンを形成して、アニール後にゲート電極を形成するもの
で、得られるＦＥＴのゲート近傍の概略構造は、例えば
第２図のようになっている。

図示の通り、半導体基板５１のゲート領域には活性層５
２が形成され、その両側には高濃度に不純物をドープし
たソースおよびドレイン領域５３３．５３Ｄが形成され
る。そして、半導体基板５１の上には、絶縁膜５４の開
口を介してゲート電極５５、ソースおよびドレイン電極
５６Ｓ。

５６Ｄが形成されている。ところが、このＦＥＴによれ
ばゲート電極５５の端部は絶縁膜５４上まで延びること
になり、従ってソースおよびドレイン領域５３Ｓ、５３
Ｄとゲート電極のオーバラップ部分との間に静電容量を
有することになり、高速性および高周波特性が低下する
。

そこで、このオーバーラツプ部分を除去する技術が、エ
クステンプイツト　アブストラクツ　オン　ザ　セブン
ティーンス　コンフェランス　オン　ソリッド　ステー
ト　デバイシイズ　アンドマテリアルズ（Ｅｘｔｅｎｄ
ｅｄ　Ａｂｓｔｒａｃｔｓ　ｏｆ　ｔｈｅ　１７ｔｈＣ
ｏｎｆｅｒｅｎｃｅ　ｏｎ　５ｏｌｉｄ　５ｔａｔｅ　
Ｄｅｖｌｃｅｓ　ａｎｄＨａｒｔｅｒｉａｌｓ）　１９
８５、ＰＰ、４１３〜４１６に示されている。これの概
略を第３図に示す。同図（ａ）の通り、反転ゲートパタ
ーンである絶縁膜５４の上に、モリブデン（Ｍｏ　）か
らなる第１層のゲート金属５５と、金（Ａｕ　）からな
る第２層のゲート金属５７を堆積する。次に、イオンミ
リングによって同図（ｂ）のようにゲート部分のＡｕ層
５７のみを残し、反応性イオンエツチング（ＲＩ　Ｅ）
でＭｏ層５４を除去する。このようにすると、ゲート電
極にオーバーラツプ部分が現れることがない。

〔発明が解決しようとする課題〕

しかしながら、上記のような従来技術では製造工程が著
しく複雑である。すなわち、複数の金属層を形成する工
程と、イオンミリング工程と、ＲＩＥ工程が新たに必要
になり、従って歩留りが低下するだけでなく製品のコス
トが上昇してしまう。

そこで本発明は、簡単な工程で歩留りよく、ゲート電極
にオーバーラツプ部分が生じないようにすることのでき
るゲート電極の形成方法を提供することを目的とする。

〔課題を解決するための手段〕

本発明に係るゲート電極の形成方法は、半導体基板上に
自己整合型のゲート電極を形成するゲート電極の形成方
法において、半導体基板のゲート領域に側壁が傾斜した
順メサ型のゲートパターンをレジストにより形成する第
１の工程と、ゲートパタンをマスクとして半導体基板の
ゲート領域の両側に不純物ドープ層を形成する第２の工
程と、ゲートパターン上および不純物ドープ層上に無機
物膜を例えばＥＣＲプラズマＣＶＤ法で形成する。

第３の工程と、ゲートパターンを除去して不純物ドープ
層上の無機物膜をゲート領域側でアンダーカットされた
逆メサ型の反転ゲートパターンとする第４の工程と、反
転ゲートパターンをマスクとして当該反転ゲートパター
ンより薄いゲート電極を形成する第５の工程とを備える
ことを特徴とする。ここで、上記の第１の工程は、低解
像レジストを露光することによりゲートパターンを形成
する工程であってもよく、レジストをデフォーカスした
状態で露光することによりゲートパターンを形成する工
程であってもよく、またレジストをパターニングした後
に、熱処理によってパターンだれさせてゲートパターン
を形成する工程であってもよい。

〔作用〕

本発明によれば、レジストからなるゲートパターンは反
転ゲートパターンを形成する以前に順メサ形状にされ、
従って反転ゲートパターンのゲート電極側の側壁は逆メ
サ形状（逆テーパ形状）となる。このため、反転ゲート
パターンよりも薄いゲート電極を形成することで、反転
ゲートパターン上のゲート電極材料を、活性層上のゲー
ト電極から分離することができる。

〔実施例〕

以下、添付図面の第１図にもとづいて、本発明の詳細な
説明する。なお、図面の説明において同一要素には同一
符号を付し、重複する説明を省略する。

第１図は実施例の工程を示す素子断面図である。

まず、例えばガリウムヒ素（Ｇａ　Ａｓ　）からなる半
導体基板１の上面には、レジストパターン２１を介して
イオン注入により活性層３となるべきイオン注入層が形
成され（第１図（ａ））　、次に別のレジストパターン
２２を介してソースおよびドレイン領域４Ｓ、４Ｄとな
るべきイオン注入層か形成される（同図（ｂ））。ここ
で、レジストパターン２２は同図（ａ）に示す通り側面
が傾斜しており、順メサ型のゲートパターンとなってい
る。

このようなゲートパターン（レジストパターン２２）の
順メサ形状は、例えば低解像度のレジスト材料を用いる
ことにより形成できるが、高解像度のレジスト材料を用
いたときでも、フォトリソグラフィ工程における露光を
デフォーカスした状態で行なえば実現できる。更に、レ
ジストパターンを形成した後に、所定温度に加熱させた
ときにも、図示のような順メサ型のゲートパターンとす
ることができる。

次に、第１図（Ｃ）の如く、例えば窒化シリコン（Ｓｉ
３Ｎ４）からなる絶縁膜５を形成する。

この絶縁膜５はＥＣＲプラズマＣＶＤ法を用いて堆積さ
れる。しかる後、レジストパターン２２をアセトンなど
で除去すると、絶縁膜５からなる反転ゲートパターン５
′が得られる（第１図（ｄ））。ここで、反転ゲートパ
ターン５′は順メサ型のゲートパターン（レジストパタ
ーン２２）の形状に対応して、ゲート領域側が逆メサ形
状（逆テーパ形状）になっている。この状態で、例えば
Ａｓを含む雰囲気下でアニールを行ない、活性層３、ソ
ースおよびドレイン領域４Ｓ、４Ｄを活性化する。そし
て、ソースおよびドレイン電極６３．６Ｄをリフトオフ
法により形成する。

次に、三層のマスクとして、第一層目のレジスト膜２３
、第二層目の無機物膜２４および第三層目のレジスト膜
２５を順次に堆積し、フォトリソグラフィ技術により最
上層のレジスト膜２５をパターニングする（第１図（ｅ
））。しかる後、ＲＩＥによりレジスト膜２５のパター
ンの開口から露出した無機物膜２４をエツチングし、Ｒ
ＩＥ法などで無機物膜２４のパターンの開口から露出し
たレジスト膜２３をエツチングすると、第１図（ｆ）の
構造が得られる。ここで、無機物膜２４の開口は反転ゲ
ートパターン５′の開口よりも大きく、かつレジスト膜
２３は無機物膜２４の開口からアンダーカットされてい
る。このようなレジスト膜２３のアンダーカットは、オ
ーバーエツチング時間の制御によって容易に実現するこ
とができる。

次に、ゲート電極材料７を真空蒸着法などで堆積する（
第１図（ｇ））。ここで、ゲート電極材料７の堆積され
る厚さは反転ゲートパターン５′の厚さよりも薄くする
。しかる後、レジスト膜２３をアセトンなどで除去して
不要なゲート電極材料７をリフトオフすると、同図（ｈ
）の構造が得られる。このリフトオフの過程では、レジ
スト膜２３は無機物膜２４に対してアンダーカットされ
ているので、反転ゲートパターン５′上のゲート電極材
料７の端部にいわゆるパリが生じることはない。そして
、ここで重要なことは、反転ゲートパターン５′が逆メ
サ形状となっており、しかもゲート電極材料７の厚さが
反転ゲートパターン５′よりも薄くなっているために、
活性層３上のゲート電極材料７（ゲート電極）と、反転
ゲートパターン５′上のゲート電極材料７が分離されて
いることである。従って、前述したオーバーラツブ部分
のないゲート電極（フラットゲート電極）を、自己整合
的に実現できるので、オーバーラツプ部分での静電容量
が生じることはなくなる。

次に、本発明者らが行なった具体的な実施例および具体
例につき、簡単に説明する。

まず、比較例として、高解像度レジスト（ＡＺ−１４０
０）を用いてゲートパターン（ダミーゲート）を形成し
、ＥＣＲプラズマＣＶＤ法で反転ゲートパターンを形成
した。そして、三層レジストパターンを用いたリフトオ
フによりゲート電極を形成し、ゲート長０．７μｍのＧ
ａＡｓ−ＭＥＳＦＥＴとした。

次に、実施例として、やや低解像度のレジスト（ＯＦＰ
Ｒ−８００）を用いて側壁の傾斜したゲートパターン（
ダミーゲート）を形成し、比較例と同一条件でＥＣＲプ
ラズマＣＶＤ法により反転ゲートパターンを形成した。

そして、比較例と同様の三層レジストパターンを用いて
リフトオフによりゲート電極を形成し、ゲート長０．７
μｍのＧａ　Ａｓ−ＭＥＳＦＥＴとした。ここで、反転
ゲートパターン上のゲート電極材料は、活性層上のゲー
ト電極と電気的に接続されていなかった。

比較例と実施例の双方につき、ゲート・ソース間容量Ｃ
を測定したところ、実施例では０．２Ｓ ｐ　Ｆ　／　ｍ１１の割合で容量が小さかった。従って
、トランジスタの高域しゃ断層波数ｆＴは、相互コンダ
クタンスをｇ　としたときに ｔＴ−ｇ、／　（２πφＣｇＳ） として求まるので、実施例によれば、比較例と比べてか
なり高速性、高周波性が向上することがわかった。

本発明は上記実施例に限定されず、種々の変形が可能で
ある。

逆メサ形状（逆テーパ形状）の反転ゲートパターンは、
実施例のような順メサ形状のゲートパターン（ダミーゲ
ート）を用いることなく、例えば次のような工程によっ
ても実現できる。まず、高解像度のレジストを用いてゲ
ートパターン（ダミーゲート）を形成する。このゲート
パターンの側壁は傾斜していない。次に、ＥＣＲプラズ
マＣＶＤ法で５１３Ｎ４を堆積する。このとき、５１３
Ｎ４の堆積条件を徐々に変化させ、下側が粗く、上側に
いくほど緻密な８１３Ｎ４とする。

このような緻密度の制御は、ＥＣＲプラズマの条件（マ
イクロ波パワー、ガス組成）を変えることで行なえる。

次に、ゲートパターンを除去した後に反転ゲートパター
ンを軽くエツチングする。すると、５１３Ｎ４からなる
反転ゲートパターンはアンダーカットされるので、第１
図（ｄ）に示したのと同様の逆メサ型のパターンとする
ことができる。

ゲートパターンの材料、ＥＣＲプラズマＣＶＤ法による
反転ゲートパターンの材料などは、実施例のものに限ら
ず種々の変形が可能である。また、半導体基板もＧａ　
Ａｓなどに限られず、■−ｖ族系の全てに適応できる。

〔発明の効果〕

以上、本発明のゲー）［極の形成方法によれば、レジス
トからなるゲートパターンは反転ゲートパターンを形成
する以前に順メサ形状にされ、従って反転ゲートパター
ンのゲート電極側の側壁は逆メサ形状となる。このため
、反転ゲートパターンよりも薄いゲート電極を形成する
ことで、反転ゲートパターン上のゲート電極材料を、活
性層上のゲート電極から分離することができる。従って
、オーバーラツプ部分が生じないようにした自己整合型
のフラットゲート電極を、簡単な工程によって歩留りよ
く実現することができる。

【図面の簡単な説明】

第１図は本発明のゲート電極の形成方法の一実施例を説
明する工程別断面図、第２図は従来のＭＥＳＦＥＴの断
面図、第３図は従来のフラットゲート電極の形成工程を
説明する断面図である。 １・・・半導体基板、２２・・・レジストパターン、３
・・・活性層、５・・・絶縁膜、５′・・・反転ゲート
パターン、７・・・ゲート電極材料。 実施例の工程（１／３） 実施例の工程（２／３） 第１図 実す副列の工程（３／３　） 第１図 従来の一雌的なＦＥＴの断面図 第２図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に自己整合型のゲート電極を形成する
   ゲート電極の形成方法において、前記半導体基板のゲー
   ト領域に、側壁が傾斜した順メサ型のゲートパターンを
   レジストにより形成する第１の工程と、 前記ゲートパターンをマスクとして、前記半導体基板の
   前記ゲート領域の両側に不純物ドープ層を形成する第２
   の工程と、 前記ゲートパターン上および前記不純物ドープ層上に無
   機物膜を堆積する第３の工程と、 前記ゲートパターンを除去して前記不純物ドープ層上の
   前記無機物膜を前記ゲート領域側でアンダーカットされ
   た逆メサ型の反転ゲートパターンとする第４の工程と、 前記反転ゲートパターンをマスクとして、当該反転ゲー
   トパターンより薄いゲート電極を形成する第５の工程と
   を備えることを特徴とするゲート電極の形成方法。 ２、前記第１の工程は、低解像レジストを露光すること
   により前記ゲートパターンを形成する工程である請求項
   １記載のゲート電極の形成方法。 ３、前記第１の工程は、前記レジストをデフォーカスし
   た状態で露光することにより前記ゲートパターンを形成
   する工程である請求項１記載のゲート電極の形成方法。 ４、前記第１の工程は、前記レジストをパターニングし
   た後に、熱処理によって順メサ形状にして前記ゲートパ
   ターンを形成する工程である請求項１記載のゲート電極
   の形成方法。