JPH0313763B2 - - Google Patents
Info
- Publication number
- JPH0313763B2 JPH0313763B2 JP55126487A JP12648780A JPH0313763B2 JP H0313763 B2 JPH0313763 B2 JP H0313763B2 JP 55126487 A JP55126487 A JP 55126487A JP 12648780 A JP12648780 A JP 12648780A JP H0313763 B2 JPH0313763 B2 JP H0313763B2
- Authority
- JP
- Japan
- Prior art keywords
- tap coefficient
- register group
- correlation
- tap
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明は、トランスバーサル形フイルタを使用
した自動等化器において、タツプ係数列を自動的
に決定する自動等化回路に関するものである。
した自動等化器において、タツプ係数列を自動的
に決定する自動等化回路に関するものである。
自動等化器は、公衆アナログ電話回線を用いた
同期式高速データ伝送回線に使用されるモデムに
不可欠のものであり、CCITTでもVシリーズに
おいて、これに対する勧告案を示している。この
ような自動等化器は、本来のデータ伝送を始める
前にその特性を設定するためのトレーニングが必
要である。
同期式高速データ伝送回線に使用されるモデムに
不可欠のものであり、CCITTでもVシリーズに
おいて、これに対する勧告案を示している。この
ような自動等化器は、本来のデータ伝送を始める
前にその特性を設定するためのトレーニングが必
要である。
自動等化器のトレーニングには、いくつかの方
法が既に提案されているが、大別すると擬似ラン
ダムパターン等の特殊な信号系列を使用して行な
う方法と、インパルスを使用して行なう方法とに
分けることができる。前者の方法の例として、例
えばCCITT勧告V29等においては、2値の擬
似ランム信号を送出し、これによつて自動等化器
をトレーニングする方法が規定されている。
法が既に提案されているが、大別すると擬似ラン
ダムパターン等の特殊な信号系列を使用して行な
う方法と、インパルスを使用して行なう方法とに
分けることができる。前者の方法の例として、例
えばCCITT勧告V29等においては、2値の擬
似ランム信号を送出し、これによつて自動等化器
をトレーニングする方法が規定されている。
自動等化器は、波形伝送の立場から位相特性の
優れたトランスバーサル形フイルタを主体として
実現される。自動等化器の特性は回線の逆特性に
なることが必要であるが、このような特性を定め
るトランスバーサル形フイルタのタツプ係数列を
得る過程は、2値トレーニング信号に対して、例
えば最小2乗誤差を評価関数とした最大傾斜法
等、既存の統計的手法によつて説明することがで
きる。
優れたトランスバーサル形フイルタを主体として
実現される。自動等化器の特性は回線の逆特性に
なることが必要であるが、このような特性を定め
るトランスバーサル形フイルタのタツプ係数列を
得る過程は、2値トレーニング信号に対して、例
えば最小2乗誤差を評価関数とした最大傾斜法
等、既存の統計的手法によつて説明することがで
きる。
このような従来の手法において、高速に最終タ
ツプ系数列を得るためには、着信トレーニング信
号間の相互相関行列の固有値のばらつきを最小に
する特殊なトレーニング信号列を発生させること
や、等化器のタツプ長とトレーニング信号周期と
を同じにして従来の統計的手法を用いて高速演算
によるサイクリツクな等化を行うことなどが考え
られている。しかしながら伝送信号の帯域に対し
て回線特性が極めて悪いような場合をも想定した
とき、特殊な信号列の性質やサイクリツク信号周
期のランダム度(周波数特性)の妥当性などは、
必ずしも十分に解明されているとは言えない。
ツプ系数列を得るためには、着信トレーニング信
号間の相互相関行列の固有値のばらつきを最小に
する特殊なトレーニング信号列を発生させること
や、等化器のタツプ長とトレーニング信号周期と
を同じにして従来の統計的手法を用いて高速演算
によるサイクリツクな等化を行うことなどが考え
られている。しかしながら伝送信号の帯域に対し
て回線特性が極めて悪いような場合をも想定した
とき、特殊な信号列の性質やサイクリツク信号周
期のランダム度(周波数特性)の妥当性などは、
必ずしも十分に解明されているとは言えない。
またインパルスを使用する方法としては、イン
パルス列と誤差信号との相互相関によつてつくら
れる多元連立方程式を直接解く方法や、他の直接
解として、フーリエ変換方法による周波数領域へ
の変換操作によつて最適タツプ係数列を求める方
法がある。このインパルスは、本来のインパルス
を他の信号列で変調して送出して受信側で復調し
て得ることもできるし、また十分に長い周期の擬
似ランダム系列やこれと同等な特殊信号系列であ
れば、着信信号との相互相関を求めてンパルスを
再生することもできる。インパルスの周波数特性
は平坦であるから、トレーニング用信号としては
都合がよい。しかしながら従来の方法はいずれも
多量の演算を処理しなければならないため、処理
時間が長くなるだけでなく、そのハードウエアと
しても膨大なものが必要であつた。
パルス列と誤差信号との相互相関によつてつくら
れる多元連立方程式を直接解く方法や、他の直接
解として、フーリエ変換方法による周波数領域へ
の変換操作によつて最適タツプ係数列を求める方
法がある。このインパルスは、本来のインパルス
を他の信号列で変調して送出して受信側で復調し
て得ることもできるし、また十分に長い周期の擬
似ランダム系列やこれと同等な特殊信号系列であ
れば、着信信号との相互相関を求めてンパルスを
再生することもできる。インパルスの周波数特性
は平坦であるから、トレーニング用信号としては
都合がよい。しかしながら従来の方法はいずれも
多量の演算を処理しなければならないため、処理
時間が長くなるだけでなく、そのハードウエアと
しても膨大なものが必要であつた。
本発明は自動等化器におけるインパルスを用い
た新規な自動等化回路を提案しようとするもので
あり、その目的は、インパルスを用いているが比
較的簡易な手段で自動等化を行なうことができ、
かつ通常のハードウエア規模で実現できる、高速
収束自動等化器の自動等化方式を提供することに
ある。この目的を達成するため、本発明の自動等
化回路においては、トランスバーサル形フイルタ
におけるタツプ係数値を自動的に設定して伝送路
歪を等化する自動等化回路において、トレーニン
グ信号から再生された複素インパルス系列を保持
する第1のレジスタ群と、該複素インパルス系列
の各共役複素数をタツプ係数の初期値として設定
された第2のレジスタ群と、該複素インパルス系
列と該タツプ係数の初期値とから該複素インパル
ス列の予め定められた次数までの自己相関値を求
める相関手段と、該相関手段にて求めた自己相関
値に基づいて高次の自己相関値が収束するように
該タツプ係数の初期値を補正して該第1のレジス
タ群の内容を更新する補正手段とを具え、該相関
手段と補正手段とによつて該第2のレジスタ群の
内容の更新を繰り返し実行して、最終的に得られ
た該レジスタ群の内容をトランスバーサル形フイ
ルタのタツプ係数として用いることを特徴とし、
またトランスバーサル形フイルタにおけるタツプ
係数値を自動的に設定して伝送路歪を等化する自
動等化回路において、トレーニング信号から再生
された複素インパルス系列を保持する第1のレジ
スタ群と、該複素インパルス系列の各共役複素数
をタツプ係数の初期値として設定された第2のレ
ジスタ群と、該複素インパルス系列と該タツプ係
数の初期値とから該複素インパルス列の予め定め
られた次数までの自己相関値を求める相関手段
と、該相関手段にて求めた自己相関値に基づいて
0次以外の自己相関値がゼロとなるように該タツ
プ係数の初期値を補正して該第1のレジスタ群の
内容を更新する補正手段とを具え、該相関手段と
補正手段とによつて該第2のレジスタ群の内容の
更新を繰り返し実行して、最終的に得られた該レ
ジスタ群の内容をトランスバーサル形フイルタの
タツプ係数として用いることを特徴としている。
た新規な自動等化回路を提案しようとするもので
あり、その目的は、インパルスを用いているが比
較的簡易な手段で自動等化を行なうことができ、
かつ通常のハードウエア規模で実現できる、高速
収束自動等化器の自動等化方式を提供することに
ある。この目的を達成するため、本発明の自動等
化回路においては、トランスバーサル形フイルタ
におけるタツプ係数値を自動的に設定して伝送路
歪を等化する自動等化回路において、トレーニン
グ信号から再生された複素インパルス系列を保持
する第1のレジスタ群と、該複素インパルス系列
の各共役複素数をタツプ係数の初期値として設定
された第2のレジスタ群と、該複素インパルス系
列と該タツプ係数の初期値とから該複素インパル
ス列の予め定められた次数までの自己相関値を求
める相関手段と、該相関手段にて求めた自己相関
値に基づいて高次の自己相関値が収束するように
該タツプ係数の初期値を補正して該第1のレジス
タ群の内容を更新する補正手段とを具え、該相関
手段と補正手段とによつて該第2のレジスタ群の
内容の更新を繰り返し実行して、最終的に得られ
た該レジスタ群の内容をトランスバーサル形フイ
ルタのタツプ係数として用いることを特徴とし、
またトランスバーサル形フイルタにおけるタツプ
係数値を自動的に設定して伝送路歪を等化する自
動等化回路において、トレーニング信号から再生
された複素インパルス系列を保持する第1のレジ
スタ群と、該複素インパルス系列の各共役複素数
をタツプ係数の初期値として設定された第2のレ
ジスタ群と、該複素インパルス系列と該タツプ係
数の初期値とから該複素インパルス列の予め定め
られた次数までの自己相関値を求める相関手段
と、該相関手段にて求めた自己相関値に基づいて
0次以外の自己相関値がゼロとなるように該タツ
プ係数の初期値を補正して該第1のレジスタ群の
内容を更新する補正手段とを具え、該相関手段と
補正手段とによつて該第2のレジスタ群の内容の
更新を繰り返し実行して、最終的に得られた該レ
ジスタ群の内容をトランスバーサル形フイルタの
タツプ係数として用いることを特徴としている。
以下、本発明の原理と実施例とについて説明す
る。
る。
今、送信信号を{aK}(弧立パルスなら0…010
…0)とし、伝送路のインパルス応答を{hk}と
すると、等化器に着信する信号{rk}は次式によ
つて表わすことができる。
…0)とし、伝送路のインパルス応答を{hk}と
すると、等化器に着信する信号{rk}は次式によ
つて表わすことができる。
ro=N
〓i=-N
ai・ho-i
等化器のタツプ係数を{Ck}とすれば、等化
出力{yk}は次式によつて示される。
出力{yk}は次式によつて示される。
yo=N
〓i=-N
ci・ro-i=
〓i
Ci・(
〓j
aj・ho-i-j)=
〓j
aj・(
〓i
Ci・ho-j-i)
信号{aj}が弧立パルスであれば(j=0のと
きaj=1,その他のときaj=0)であるから、出
力yoは次のようになる。
きaj=1,その他のときaj=0)であるから、出
力yoは次のようになる。
yo=N
〓i=-N
Ci・ho-i
ここでC0=1,Ci=0(i≠0)とすればyo=
hoとなり、等化器出力には伝送路のインパルス応
答そのものがあらわれる。さらにn=−M,…
…,−2,−1,0,1,2,……,M(Mは十分
大きな値)において、n=0のときパルスが送出
されたとすれば、n≠0における出力yo(=ho)
は伝送路の歪そのものである。従つて、このn≠
0のときの値を用いてタツプ係数列{Ci}を補正
することが可能である。すなわち、ナイキスト条
件から y0= 〓i Ci・h-i=1 yo= 〓i Ci・ho-i=0 を用いて、例えば最小2乗誤差を評価関数とし
て、最大傾斜法などでタツプ係数列{Ci}を補正
すればよい。
hoとなり、等化器出力には伝送路のインパルス応
答そのものがあらわれる。さらにn=−M,…
…,−2,−1,0,1,2,……,M(Mは十分
大きな値)において、n=0のときパルスが送出
されたとすれば、n≠0における出力yo(=ho)
は伝送路の歪そのものである。従つて、このn≠
0のときの値を用いてタツプ係数列{Ci}を補正
することが可能である。すなわち、ナイキスト条
件から y0= 〓i Ci・h-i=1 yo= 〓i Ci・ho-i=0 を用いて、例えば最小2乗誤差を評価関数とし
て、最大傾斜法などでタツプ係数列{Ci}を補正
すればよい。
ところでインパルスを歪のある伝送路に伝送し
た場合、系が線形であれば、受信したインパルス
系列の自己相関値は第1図のようになる。同図に
おいてA0,A1,A-1,A2,A-2はそれぞれ0次,
1次,−1次,2次,−2次の相関を示している。
なおここで符号は時間的前後の関係を示し、(−)
は過去の値を示している。
た場合、系が線形であれば、受信したインパルス
系列の自己相関値は第1図のようになる。同図に
おいてA0,A1,A-1,A2,A-2はそれぞれ0次,
1次,−1次,2次,−2次の相関を示している。
なおここで符号は時間的前後の関係を示し、(−)
は過去の値を示している。
このことは、相関操作によつてある程度の等化
を行ない得ることを示している。本発明の自動等
化方式は、相関操作によつて波形の等化を行なお
うとするものであつて、具体的に言えば、入力信
号系列と作られた等化タツ系列とを相関という観
点から比較して、両者が完全に一致したとき相関
が最も強くなるようにし、それ以外の場合は相関
がないようにしようとするものである。
を行ない得ることを示している。本発明の自動等
化方式は、相関操作によつて波形の等化を行なお
うとするものであつて、具体的に言えば、入力信
号系列と作られた等化タツ系列とを相関という観
点から比較して、両者が完全に一致したとき相関
が最も強くなるようにし、それ以外の場合は相関
がないようにしようとするものである。
この方式の利点は、入力信号の中央値がどこに
あるかわからなくても、最適なタツプ係数列
{Ci}を求められる点にある(但し最後に同期を
とる必要がある)。すなわちこのようにすること
によつて、入力信号の有する位相歪成分が除去さ
れる。しかしながら、この操作によつて位相歪を
除去することはできても、振幅に対しては完全な
等化は行えないが、或る回数の操作を行つた後、
従来の最小2乗誤差を用いた最大傾斜法によつ
て、振幅に対する歪を補正することが可能であ
る。
あるかわからなくても、最適なタツプ係数列
{Ci}を求められる点にある(但し最後に同期を
とる必要がある)。すなわちこのようにすること
によつて、入力信号の有する位相歪成分が除去さ
れる。しかしながら、この操作によつて位相歪を
除去することはできても、振幅に対しては完全な
等化は行えないが、或る回数の操作を行つた後、
従来の最小2乗誤差を用いた最大傾斜法によつ
て、振幅に対する歪を補正することが可能であ
る。
着信信号の自己相関に着目し、最適な等化係数
列を得る手法は、次の各式によつて記述すること
ができる。
列を得る手法は、次の各式によつて記述すること
ができる。
Ci△=x* i (1)
Aj=
〓i
Ci・xi+j (2)
Cn+1 i=Cn i−P・Aj・x* i (3)
ここで{Ci}は等化器のタツプ係数列ベクト
ル、{xi}はインパルス系列、Ajはタツプ係数と
入力インパルスとの相関、Pは正の小さな数であ
る。(1)式はインパルスの初期設定を意味し、(2)式
によつて相関Ajを求め、この値を誤差とみなし
て(3)式でタツプ係数を補正するものである。この
一連の操作を適当な相関の次数について、繰り返
えし行なうことによつて、最終的な等化係数列
{Ci}をを求めることができる。
ル、{xi}はインパルス系列、Ajはタツプ係数と
入力インパルスとの相関、Pは正の小さな数であ
る。(1)式はインパルスの初期設定を意味し、(2)式
によつて相関Ajを求め、この値を誤差とみなし
て(3)式でタツプ係数を補正するものである。この
一連の操作を適当な相関の次数について、繰り返
えし行なうことによつて、最終的な等化係数列
{Ci}をを求めることができる。
この方式は着信信号の自己相関を求めることか
ら補正を開始して、最終的に高次の相関をなくす
ように処理するものであり、従つてこれを直交相
関法と名づけるものとする。
ら補正を開始して、最終的に高次の相関をなくす
ように処理するものであり、従つてこれを直交相
関法と名づけるものとする。
第2図は本発明の自動等化回路の一実施例の構
成を示す機能ブロツク図である。同図において1
はインパルス再生回路、2は第1のタツプ遅延レ
ジスタ、3は相関器、4はレジスタ群、5はタツ
プ係数補正器、6は第2のタツプ遅延レジスタ、
7は乗算器群、8は累算器であり、また、9は本
方式で得られたタツプ係数列をストアし、以後の
等化動作に用いるためのタツプ係数レジスタであ
る。
成を示す機能ブロツク図である。同図において1
はインパルス再生回路、2は第1のタツプ遅延レ
ジスタ、3は相関器、4はレジスタ群、5はタツ
プ係数補正器、6は第2のタツプ遅延レジスタ、
7は乗算器群、8は累算器であり、また、9は本
方式で得られたタツプ係数列をストアし、以後の
等化動作に用いるためのタツプ係数レジスタであ
る。
また第3図は第2図のタツプ係数補正器5にお
ける1タツプ分の補正機能演算の一例を示す図で
ある。同図において11,12は乗算器、13は
減算器を示している。
ける1タツプ分の補正機能演算の一例を示す図で
ある。同図において11,12は乗算器、13は
減算器を示している。
第2図において、インパルスは図示さない送信
側において、他の信号列で変調した形で送出され
る。着信したインパルスを含む信号はインパルス
再生路路1に加えられて、本来のインパルスの形
に再生さる。再生されたインパルスは第1のタツ
プ遅延レジスタ2に入力される。このインパルス
系列の複素共役ベクトルが(1)式に従つてタツプ係
数の初期値としてレジスタ群4に与えられ、タツ
プ遅延レジスタ2に既にラツチされていたインパ
ルス列とともに相関器3に入力されて、(2)式に従
つて相関Ajが求められる。タツプ係数補正器5
においては、相関Ajによつて各タツプごとに(3)
式に従つて補正演算を行なう。
側において、他の信号列で変調した形で送出され
る。着信したインパルスを含む信号はインパルス
再生路路1に加えられて、本来のインパルスの形
に再生さる。再生されたインパルスは第1のタツ
プ遅延レジスタ2に入力される。このインパルス
系列の複素共役ベクトルが(1)式に従つてタツプ係
数の初期値としてレジスタ群4に与えられ、タツ
プ遅延レジスタ2に既にラツチされていたインパ
ルス列とともに相関器3に入力されて、(2)式に従
つて相関Ajが求められる。タツプ係数補正器5
においては、相関Ajによつて各タツプごとに(3)
式に従つて補正演算を行なう。
第3図において、相関器から出力された相関
Ajは乗算器11において一定値Pと乗算される。
乗算器11の出力はさらに乗算器12においてイ
ンパルス系数ベクトルx* iと乗算される。乗算器
12の出力は減算器13において、タツプ係数ベ
クトルCn iから減算されて、減算器13の出力に
新たなタツプ係数ベクトルCn+1 iを得る。
Ajは乗算器11において一定値Pと乗算される。
乗算器11の出力はさらに乗算器12においてイ
ンパルス系数ベクトルx* iと乗算される。乗算器
12の出力は減算器13において、タツプ係数ベ
クトルCn iから減算されて、減算器13の出力に
新たなタツプ係数ベクトルCn+1 iを得る。
再び第2図において、タツプ係数補正器5にお
いて求められた新たなタツプ係数列はレジスタ群
4にラツチされ、次の演算に用いられる。このよ
うな操作をある適当な回数繰り返した後、最終的
にレジスタ群4にラツチされたタツプ係数列の値
を、第2のタツプ遅延レジスタ6のタツプ係数レ
ジスタ9にそれぞれ移す。
いて求められた新たなタツプ係数列はレジスタ群
4にラツチされ、次の演算に用いられる。このよ
うな操作をある適当な回数繰り返した後、最終的
にレジスタ群4にラツチされたタツプ係数列の値
を、第2のタツプ遅延レジスタ6のタツプ係数レ
ジスタ9にそれぞれ移す。
これによつてタツプ係数レジスタ9にタツプ係
数列が設定されたのち、伝送路の信号を第2のタ
ツプ遅延レジスタ6に導き、各タツプ出力とそれ
ぞれ対応するタツプ係数との累積乗算を行なう。
乗算器群7の出力は累算器8において累加され、
これによつて累算器8の出力に等化された信号を
得る。
数列が設定されたのち、伝送路の信号を第2のタ
ツプ遅延レジスタ6に導き、各タツプ出力とそれ
ぞれ対応するタツプ係数との累積乗算を行なう。
乗算器群7の出力は累算器8において累加され、
これによつて累算器8の出力に等化された信号を
得る。
以上説明したごとき演算処理を実行するために
は、乗算器,加減算器などの算術演算機能が必要
となるが、これらの機能を効率よく実現するため
には、算術演算機能(AU)の時分割利用が考え
られる。この場合、AUとのデータの転送は、読
出し専用メモリ(ROM)などに蓄積されたマイ
クロプログラムを用いて制御することが可能であ
る。
は、乗算器,加減算器などの算術演算機能が必要
となるが、これらの機能を効率よく実現するため
には、算術演算機能(AU)の時分割利用が考え
られる。この場合、AUとのデータの転送は、読
出し専用メモリ(ROM)などに蓄積されたマイ
クロプログラムを用いて制御することが可能であ
る。
第4図は本発明の自動等化方式の一実施例の具
体的構成を示すブロツク図である。同図におい
て、20はAUであつて、被乗数レジスタ21,
乗数レジスタ22,乗算器23,加算器24およ
びアキユムレータ25から構成されている。26
は読出書込メモリ(RAM)、27は演算制御デ
コーダ、28は読出し専用メモリ(ROM)、2
9はカウンタ(CTR)、30はRAMアドレスラ
ツチ、31はアドレスデコーダ、32はカウンタ
(CTR)、33は遅延回路、34はライトバス、
35はリードバスである。
体的構成を示すブロツク図である。同図におい
て、20はAUであつて、被乗数レジスタ21,
乗数レジスタ22,乗算器23,加算器24およ
びアキユムレータ25から構成されている。26
は読出書込メモリ(RAM)、27は演算制御デ
コーダ、28は読出し専用メモリ(ROM)、2
9はカウンタ(CTR)、30はRAMアドレスラ
ツチ、31はアドレスデコーダ、32はカウンタ
(CTR)、33は遅延回路、34はライトバス、
35はリードバスである。
第4図において、CTR29は演算制御デコー
ダ27から与えられるクリア信号によつて一連の
処理が済む毎にクリアされながら一定数のカウン
トを繰り返えす。CTR29がカウントアツプす
るにつれて2進計数値が順次ROM28にアドレ
スとして与えられ、これによつてROM28から
アドレスに対応して格納されている内容が順次読
み出されて、演算制御デコーダ27およびRAM
アドレスラツチ30に与えられる。
ダ27から与えられるクリア信号によつて一連の
処理が済む毎にクリアされながら一定数のカウン
トを繰り返えす。CTR29がカウントアツプす
るにつれて2進計数値が順次ROM28にアドレ
スとして与えられ、これによつてROM28から
アドレスに対応して格納されている内容が順次読
み出されて、演算制御デコーダ27およびRAM
アドレスラツチ30に与えられる。
演算制御デコーダ27は、ROM28から読み
出された内容に応じて、RAM26に対する。読
み出し/書き込み(R/W)の制御と被乗数レジ
スタ21および乗数レジスタ22に対するラツチ
の制御、ならびにアキユムレータ25に対するク
リア信号およびクロツク信号の供給等を行なう。
出された内容に応じて、RAM26に対する。読
み出し/書き込み(R/W)の制御と被乗数レジ
スタ21および乗数レジスタ22に対するラツチ
の制御、ならびにアキユムレータ25に対するク
リア信号およびクロツク信号の供給等を行なう。
RAMアドレスラツチ30はシフトレジスタ等
で構成されており、ROM28から読み出された
内容に応じて、RAM26に対するアドレス(旧
RAMアドレス)を発生し、アドレスデコーダ3
1に入力する。
で構成されており、ROM28から読み出された
内容に応じて、RAM26に対するアドレス(旧
RAMアドレス)を発生し、アドレスデコーダ3
1に入力する。
CTR32は一定桁数を有し、そのキヤリー信
号が遅延回路33を経てロード入力として与えら
れることによつて、プリセツト情報によつて定ま
る数から最大数までのカウントを繰に返えす。ア
ドレスデコーダ31はROM等で構成されてお
り、RAMアドレスラツチ30の旧RAMアドレ
スに対し、CTR32の計数値に応じて相関の演
算を行なうために必要なオフセツトを与えて、新
RAMアドレスを発生しRAM26に入力する。
号が遅延回路33を経てロード入力として与えら
れることによつて、プリセツト情報によつて定ま
る数から最大数までのカウントを繰に返えす。ア
ドレスデコーダ31はROM等で構成されてお
り、RAMアドレスラツチ30の旧RAMアドレ
スに対し、CTR32の計数値に応じて相関の演
算を行なうために必要なオフセツトを与えて、新
RAMアドレスを発生しRAM26に入力する。
これによつてRAM26から読み出されたデー
タがリードバス35を経て被乗数レジスタ21お
よび乗数アドレス22に与えられ、所要の演算が
行なわれた結果がアキユムレータ25からライト
バス34を経てRAM26に書き込まれる過程を
繰り返えして相関の演算が行なわれる。RAM2
6に対する外部データの書き込みもライトバス3
4を通じて行なわれる。
タがリードバス35を経て被乗数レジスタ21お
よび乗数アドレス22に与えられ、所要の演算が
行なわれた結果がアキユムレータ25からライト
バス34を経てRAM26に書き込まれる過程を
繰り返えして相関の演算が行なわれる。RAM2
6に対する外部データの書き込みもライトバス3
4を通じて行なわれる。
第4図の構成における自動等化器としての動作
は、第2図との対比において、次のようにして行
なわれる。この場合、タツプ遅延レジスタやタツ
プ係数レジスタに相当する記憶は、すべてRAM
26が行なう。また各種の演算は、AU20にお
いて集中処理される。
は、第2図との対比において、次のようにして行
なわれる。この場合、タツプ遅延レジスタやタツ
プ係数レジスタに相当する記憶は、すべてRAM
26が行なう。また各種の演算は、AU20にお
いて集中処理される。
ライトバス34から取り込まれたインパルスデ
ータは、RAM26の所定のメモリ領域に格納さ
れる。このインパルスの複素共役値が初期タツプ
係数として、同じRAM26の他のメモリ領域に
格納される。
ータは、RAM26の所定のメモリ領域に格納さ
れる。このインパルスの複素共役値が初期タツプ
係数として、同じRAM26の他のメモリ領域に
格納される。
続いて相関Aj(または後述のA′j)を求めるため
に、インパルスデータとタツプ係数データとが
RAM26から順次読み出され、リードバス35
を通じて被乗数レジスタ21および乗数レジスタ
22にラツチされる。この2つのデータを使用し
て乗算と累積算が実行され、両者の相関値がアキ
ユムレータ25に与えられ、ライトバス34を経
てRAM26に格納される。この演算において相
関の次数に応じた値を求めるとき、アドレスデコ
ーダ31によつてRAM26をアドレスを変換す
ることによつて、インパルスデータとタツプ係数
データとのアドレスに対して次数に応じたオフセ
ツトを与える。
に、インパルスデータとタツプ係数データとが
RAM26から順次読み出され、リードバス35
を通じて被乗数レジスタ21および乗数レジスタ
22にラツチされる。この2つのデータを使用し
て乗算と累積算が実行され、両者の相関値がアキ
ユムレータ25に与えられ、ライトバス34を経
てRAM26に格納される。この演算において相
関の次数に応じた値を求めるとき、アドレスデコ
ーダ31によつてRAM26をアドレスを変換す
ることによつて、インパルスデータとタツプ係数
データとのアドレスに対して次数に応じたオフセ
ツトを与える。
このようにして求められたそれぞれの相関値に
対じて前述の記述式に従つてタツプ係数が補正さ
れる。この操作は、マイクロプログラムからのア
ドレス情報に応じてタツプ係数や相関値などを適
宜読み出して被乗数レジスタ21および乗数レジ
スタ22にラツチし、AU20を用いて演算処理
を実行することによつて行なわれる。この補正を
一定回数実行した後、補正されたタツプ係数は、
等化器としてのタツプ係数を記憶するRAM26
の領域に格納される。以後は同一回路を用い格納
されている補正されたタツプ係数を使用すること
によつて、等化器として動作させる。このときマ
イクロプログラムの処理内容が変化するが、これ
は予め定められた時間で変化する外部からの制御
信号EX−CONT1によつて行なわれる。またア
ドレスデコーダ31においても、旧RAMアドレ
スから新RAMアドレスに変換するためのCTR3
2の出力データが、外部制御信号EX−CONT2
によつて無視されるため、各タツプ出力と対応す
るタツプ係数との演算処理がデータアドレスに対
し、何らオフセツトなしに行なわれるようにな
る。
対じて前述の記述式に従つてタツプ係数が補正さ
れる。この操作は、マイクロプログラムからのア
ドレス情報に応じてタツプ係数や相関値などを適
宜読み出して被乗数レジスタ21および乗数レジ
スタ22にラツチし、AU20を用いて演算処理
を実行することによつて行なわれる。この補正を
一定回数実行した後、補正されたタツプ係数は、
等化器としてのタツプ係数を記憶するRAM26
の領域に格納される。以後は同一回路を用い格納
されている補正されたタツプ係数を使用すること
によつて、等化器として動作させる。このときマ
イクロプログラムの処理内容が変化するが、これ
は予め定められた時間で変化する外部からの制御
信号EX−CONT1によつて行なわれる。またア
ドレスデコーダ31においても、旧RAMアドレ
スから新RAMアドレスに変換するためのCTR3
2の出力データが、外部制御信号EX−CONT2
によつて無視されるため、各タツプ出力と対応す
るタツプ係数との演算処理がデータアドレスに対
し、何らオフセツトなしに行なわれるようにな
る。
第4図の構成において、RAM26のそれぞれ
の領域に格納されたデータを用いて相関を求める
過程は、次のようにして行なわれる。まずインパ
ルス列は初期タツプ係数列{Ci}として特定アド
レス領域に格納され、次にインパルス系列{xi}
として他の特定アドレス領域に格納される。
の領域に格納されたデータを用いて相関を求める
過程は、次のようにして行なわれる。まずインパ
ルス列は初期タツプ係数列{Ci}として特定アド
レス領域に格納され、次にインパルス系列{xi}
として他の特定アドレス領域に格納される。
第5図はインパルス系列{xi}とタツプ係数列
{Ci}のアドレス空間を示す図である。同図にお
いてインパルス系列x1,x2,…,xi,…,xNがそ
れぞれアドレスAD0,AD1,…,ADi,…,ADN
に格納され、タツプ係数列C1,C2,…,Ci,…,
CNがそれぞれアドレスBD0,BD1,…,BDi,
…,BDNに格納されたことが示されている。
{Ci}のアドレス空間を示す図である。同図にお
いてインパルス系列x1,x2,…,xi,…,xNがそ
れぞれアドレスAD0,AD1,…,ADi,…,ADN
に格納され、タツプ係数列C1,C2,…,Ci,…,
CNがそれぞれアドレスBD0,BD1,…,BDi,
…,BDNに格納されたことが示されている。
従つて相関の演算を行なう場合には、相関の次
数分だけインパルス系列xiまたはタツプ係数列Ci
のアドレスをインクレメント(またはデクレメン
ト)し、乗算器に与えればよい。これは1回のタ
ツプ補正を行なうごとにアドレスデコーダ31の
一方の入力であるCTR32をカウントアツプし
て、ROMを用いたアドレスデコーダにおいて
RAMアドレスを修飾したりオフセツトを与える
ために加減算器を用意し、アドレスデータと論理
演算させることによつて実行できる。
数分だけインパルス系列xiまたはタツプ係数列Ci
のアドレスをインクレメント(またはデクレメン
ト)し、乗算器に与えればよい。これは1回のタ
ツプ補正を行なうごとにアドレスデコーダ31の
一方の入力であるCTR32をカウントアツプし
て、ROMを用いたアドレスデコーダにおいて
RAMアドレスを修飾したりオフセツトを与える
ために加減算器を用意し、アドレスデータと論理
演算させることによつて実行できる。
アドレスデコーダ31は、インパルス系列xiま
たはタツプ係数列Ciのいずれかに対応するアドレ
スが入力した時だけ、CTR32の出力によつて
アドレスオフセツトを与える機能を有し、それ以
外のアドレスに対してはそのままのアドレスデー
タを出力する。
たはタツプ係数列Ciのいずれかに対応するアドレ
スが入力した時だけ、CTR32の出力によつて
アドレスオフセツトを与える機能を有し、それ以
外のアドレスに対してはそのままのアドレスデー
タを出力する。
アドレスデコーダ31は、単純にはROMによ
る変換テーブルとして実現可能である。その他の
方法として呼び出したデータを異なつた次数の相
関値が得られるようにシフトしてもよいが、前者
の方法の方がデータメモリを節約できることと、
マイクロプログラムから出力するアドレス情報が
少なくて済むことなどの点で有利である。
る変換テーブルとして実現可能である。その他の
方法として呼び出したデータを異なつた次数の相
関値が得られるようにシフトしてもよいが、前者
の方法の方がデータメモリを節約できることと、
マイクロプログラムから出力するアドレス情報が
少なくて済むことなどの点で有利である。
以上の説明においては、タツプ係数と入力イン
パルスとの相関Ajを、前述の(2)式に示すように
タツプ係数と入力データの1つの相関として求
め、これによつて全タツプ係数を補正している
が、一般的には相関Ajは次のようにして求めら
れる。
パルスとの相関Ajを、前述の(2)式に示すように
タツプ係数と入力データの1つの相関として求
め、これによつて全タツプ係数を補正している
が、一般的には相関Ajは次のようにして求めら
れる。
A′j=N
〓j=-N
(
〓i
Ci・xi+j) (4)
上式においてΣ′はj≠0以外の和を示してい
る。
る。
(4)式によつて相関を求めた場合の、タツプ係数
Ciの補正は次式で示される。
Ciの補正は次式で示される。
Cn+1 i=Cn i−P・N
〓j=-N
A′j・x* i+j (5)
(4),(5)式によつて等化係数列を求める場合の演
算処理も、マイクロプログラムを変えることによ
つて、第4図の実施例と同一回路を用いて実現す
ることが可能である。
算処理も、マイクロプログラムを変えることによ
つて、第4図の実施例と同一回路を用いて実現す
ることが可能である。
また(3),(5)式を次のように変更し、前述の補正
処理に加えれば、振幅の補正を行なうことが可能
である。
処理に加えれば、振幅の補正を行なうことが可能
である。
Cn+1 i=Cn i−P(A0−E0)x* i (6)
またはCn+1 i=Cn i−P{(N
〓j=-N
A′0・xi)−E′0}x* i (7)
ただしA0=A′0=
〓i
Cixi
さらに以上に述べた操作を数回繰り返えした
後、従来行なわれているように最大2乗誤差等を
評価関数とした最大傾斜法を適用すれば、より確
実な収束が可能である。
後、従来行なわれているように最大2乗誤差等を
評価関数とした最大傾斜法を適用すれば、より確
実な収束が可能である。
以上説明したように、本発明の自動等化回路に
よればインパルスを用いて比較的簡易な手段で自
動等化を行なうことができ、かつ通常のハードウ
エア規模で高速収束自動等化器を実現することが
できるので、優れた効果が得られる。
よればインパルスを用いて比較的簡易な手段で自
動等化を行なうことができ、かつ通常のハードウ
エア規模で高速収束自動等化器を実現することが
できるので、優れた効果が得られる。
第1図はインパルス系列の自己相関値を示す
図、第2図は本発明の自動等化回路の一実施例の
構成を示す機能ブロツク図、第3図は1タツプ分
の補正機能演算の例を示す図、第4図は本発明の
自動等化回路の一実施例の具体的構成を示すブロ
ツク図、第5図はインパルス系列{xi}とタツプ
係数列{Ci}のアドレス空間を示す図である。 1…インパルス再生回路、2…タツプ遅延レジ
スタ、3…相関器、4…レジスタ群、5…タツプ
係数補正器、6…タツプ遅延レジスタ、7…乗算
器群、8…累算器、9…タツプ係数レジスタ、1
1,12…乗算器、13…減算器、20…算術演
算機能(AU)、21…被乗数レジスタ、22…
乗数レジスタ、23…乗算器、24…加算器、2
5…アキユムレータ、26…読出書込メモリ
(RAM)、27…演算制御デコーダ、28…読出
専用メモリ(ROM)、29…カウンタ(CTR)、
30…RAMアドレスラツチ、31…アドレスデ
コーダ、32…カウンタ(CTR)、33…遅延回
路、34…ライトバス、35…リードバス。
図、第2図は本発明の自動等化回路の一実施例の
構成を示す機能ブロツク図、第3図は1タツプ分
の補正機能演算の例を示す図、第4図は本発明の
自動等化回路の一実施例の具体的構成を示すブロ
ツク図、第5図はインパルス系列{xi}とタツプ
係数列{Ci}のアドレス空間を示す図である。 1…インパルス再生回路、2…タツプ遅延レジ
スタ、3…相関器、4…レジスタ群、5…タツプ
係数補正器、6…タツプ遅延レジスタ、7…乗算
器群、8…累算器、9…タツプ係数レジスタ、1
1,12…乗算器、13…減算器、20…算術演
算機能(AU)、21…被乗数レジスタ、22…
乗数レジスタ、23…乗算器、24…加算器、2
5…アキユムレータ、26…読出書込メモリ
(RAM)、27…演算制御デコーダ、28…読出
専用メモリ(ROM)、29…カウンタ(CTR)、
30…RAMアドレスラツチ、31…アドレスデ
コーダ、32…カウンタ(CTR)、33…遅延回
路、34…ライトバス、35…リードバス。
Claims (1)
- 【特許請求の範囲】 1 トランスバーサル形フイルタにおけるタツプ
係数値を自動的に設定して伝送路歪を等化する自
動等化回路において、トレーニング信号から再生
された複素インパルス系列を保持する第1のレジ
スタ群2と、該複素インパルス系列の各共役複素
数をタツプ係数の初期値として設定された第2の
レジスタ群4と、該複素インパルス系列と該タツ
プ係数の初期値とから該複素インパルス列の予め
定められた次数までの自己相関値を求める相関手
段3と、該相関手段にて求めた自己相関値に基づ
いて高次の自己相関値が収束するように該タツプ
係数の初期値を補正して該第2のレジスタ群の内
容を更新する補正手段5とを具え、該相関手段と
補正手段とによつて該第2のレジスタ群の内容の
更新を複数回繰り返し実行して、最終的に得られ
た該レジスタ群の内容をトランスバーサル形フイ
ルタのタツプ係数として用いることを特徴とする
自動等化回路。 2 トランスバーサル形フイルタにおけるタツプ
係数値を自動的に設定して伝送路歪を等化する自
動等化回路において、トレーニング信号から再生
された複素インパルス系列を保持する第1のレジ
スタ群2と、該複素インパルス系列の各共役複素
数をタツプ係数の初期値として設定された第2の
レジスタ群4と、該複素インパルス系列と該タツ
プ係数の初期値とから該複素インパルス列の予め
定められた次数までの自己相関値を求める相関手
段3と、該相関手段にて求めた自己相関値に基づ
いて0次以外の自己相関値が0となるように該タ
ツプ係数の初期値を補正して該第2のレジスタ群
の内容を更新する補正手段5とを具え、該相関手
段と補正手段とによつて該第2のレジスタ群の内
容の更新を複数回繰り返し実行して、最終的に得
られた該レジスタ群の内容をトランスバーサル形
フイルタのタツプ係数として用いることを特徴と
する自動等化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12648780A JPS5752215A (en) | 1980-09-11 | 1980-09-11 | Automatic equalizing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12648780A JPS5752215A (en) | 1980-09-11 | 1980-09-11 | Automatic equalizing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5752215A JPS5752215A (en) | 1982-03-27 |
| JPH0313763B2 true JPH0313763B2 (ja) | 1991-02-25 |
Family
ID=14936415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12648780A Granted JPS5752215A (en) | 1980-09-11 | 1980-09-11 | Automatic equalizing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5752215A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5964912A (ja) * | 1982-10-05 | 1984-04-13 | Nec Corp | デイジタルフイルタ |
| GB2422989A (en) * | 2005-02-03 | 2006-08-09 | Agilent Technologies Inc | Correlating a received data signal with a time delayed version of the signal to obtain a measurement of inter-symbol interference |
| CN106003709B (zh) * | 2016-05-06 | 2018-10-19 | 广东汉邦激光科技有限公司 | 供粉装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242350A (en) * | 1975-09-30 | 1977-04-01 | Nec Corp | Preset type automatic equalizer for partial response system |
| FR2337465A1 (fr) * | 1975-12-30 | 1977-07-29 | Ibm France | Procede et dispositif pour determiner les valeurs initiales des coefficients d'un egaliseur transversal complexe |
-
1980
- 1980-09-11 JP JP12648780A patent/JPS5752215A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5752215A (en) | 1982-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100463544B1 (ko) | 채널 등화 장치 및 이를 이용한 디지털 tv 수신기 | |
| US6061327A (en) | Device and method for vector equalization of an OFDM signal | |
| US4468786A (en) | Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system | |
| US4701936A (en) | Apparatus and method for adjusting the receivers of data transmission channels | |
| US7031250B2 (en) | Method and apparatus for channel estimation | |
| JPS60120610A (ja) | 線形変調されたデータ記号信号を等化する方法及びこれに用いる装置 | |
| US4047013A (en) | Method and apparatus for fast determination of initial transversal equalizer coefficient values | |
| US4089061A (en) | Method and apparatus for determining the initial values of the coefficients of a complex transversal equalizer | |
| CA1175522A (en) | Adaptive system in a digital data receiver providing compensation for amplitude and phase distortions introduced by a data transmission channel | |
| JPH0697729B2 (ja) | 自己適応型イコライザ | |
| GB2320872A (en) | Adaptive channel equaliser for OFDM | |
| US5291523A (en) | Viterbi receiver with improved timing means | |
| JPH04260223A (ja) | 通信チャネル識別システム | |
| US3696203A (en) | Adaptive modem receiver | |
| JP3400545B2 (ja) | 判定帰還型等化器 | |
| CA1169134A (en) | Adaptive system in a digital data receiver providing compensation for amplitude and phase distortions introduced by a data transmission channel | |
| US5724390A (en) | MLSE before derotation and after derotation | |
| US4225832A (en) | Self-adapting equalizer | |
| CA1289198C (en) | Line equalizer | |
| GB2242339A (en) | Frame phase estimation method and circuit | |
| JP2000315968A (ja) | 適応型信号推定器 | |
| US4246642A (en) | Leaky digital integrator | |
| US7412000B1 (en) | Maximum likelihood block decision feedback estimation for CCK demodulation apparatus and method | |
| GB2225883A (en) | Method of determining the tap weights of a decision feedback equaliser | |
| JPH01258502A (ja) | デジタル計算装置 |