JPH01258511A - 適応等化装置 - Google Patents
適応等化装置Info
- Publication number
- JPH01258511A JPH01258511A JP63085384A JP8538488A JPH01258511A JP H01258511 A JPH01258511 A JP H01258511A JP 63085384 A JP63085384 A JP 63085384A JP 8538488 A JP8538488 A JP 8538488A JP H01258511 A JPH01258511 A JP H01258511A
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- taps
- adder
- delay
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は移動通信等に使用する適応等化装置に関する。
（従来の技術）
第２図は従来の適応等化装置の構成を示すものである。
第２図において、１１は等化器入力、１２は各タップの
内容に重み付けを与える重み付は用増幅器（Ａ）、１３
は遅延素子（Ａ）、１４は加算器、１５は正負の判定を
行う識別器、１６は等化器出力、１７は重み付は用増幅
器（Ｂ）、１８は遅延素子（Ｂ）である。
内容に重み付けを与える重み付は用増幅器（Ａ）、１３
は遅延素子（Ａ）、１４は加算器、１５は正負の判定を
行う識別器、１６は等化器出力、１７は重み付は用増幅
器（Ｂ）、１８は遅延素子（Ｂ）である。
また第２図において、加算器１４より上の部分（重み付
は用増幅器（Ａ）１２．遅延素子（Ａ）１３および加算
器１４）は線形等化器を構成し、先行波による歪みも遅
延波による歪みも等化でき、遅延時間分の長さの遅延線
が必要である。一方、加算器１４より下の部分（重み付
は用増幅器（Ｂ）１７．遅延素子（Ｂ）１８および加算
器１４）は判定帰還形等化器を構成し、遅延波による歪
みのみしか等化できないが、線形等化器よりも等化効果
は高いため、線形等化器と組み合わせて用い、やはり遅
延時間分の長さの遅延線が必要である。このため、最大
遅延時間差をτＩＩＩＩＩＸとすると、線形等化器も判
定帰還形等化器も最大τＭＩＬＸ分の遅延線をもつ必要
がある。
は用増幅器（Ａ）１２．遅延素子（Ａ）１３および加算
器１４）は線形等化器を構成し、先行波による歪みも遅
延波による歪みも等化でき、遅延時間分の長さの遅延線
が必要である。一方、加算器１４より下の部分（重み付
は用増幅器（Ｂ）１７．遅延素子（Ｂ）１８および加算
器１４）は判定帰還形等化器を構成し、遅延波による歪
みのみしか等化できないが、線形等化器よりも等化効果
は高いため、線形等化器と組み合わせて用い、やはり遅
延時間分の長さの遅延線が必要である。このため、最大
遅延時間差をτＩＩＩＩＩＸとすると、線形等化器も判
定帰還形等化器も最大τＭＩＬＸ分の遅延線をもつ必要
がある。
第２図の例では線形等化器９判定帰還形等化器共に３Ｔ
の長さの遅延線をもっているので、最大遅延時間差３Ｔ
の伝搬路まで有効である。
の長さの遅延線をもっているので、最大遅延時間差３Ｔ
の伝搬路まで有効である。
次に上記従来例の動作について説明する。第２図におい
て、等化器人力１１に与えられたデータは複数の遅延素
子（Ａ）１３からなる遅延線に順次蓄えられる。蓄えら
れたデータはタップ毎に重み付け用増幅器（Ａ）１２に
よって重み付けされ、加算器１４で加算される。上記加
算結果が線形等化器の出力である。一方、加算器１４の
出力は識別器１５で正負が識別され、正ならば１．負な
らば−１が等化器出力１６となる。また識別器１５の出
力は判定帰還路等化器の遅延線の遅延素子（Ｂ）１８に
蓄えられ、タップ毎に重み付は用増幅器（Ｂ）１７で重
みづけされ、これも加算器１４で加算される。このよう
な動作により、先行波成分は線形等化器で遅延波成分の
等化は主に判定帰還路等化器で行われる。
て、等化器人力１１に与えられたデータは複数の遅延素
子（Ａ）１３からなる遅延線に順次蓄えられる。蓄えら
れたデータはタップ毎に重み付け用増幅器（Ａ）１２に
よって重み付けされ、加算器１４で加算される。上記加
算結果が線形等化器の出力である。一方、加算器１４の
出力は識別器１５で正負が識別され、正ならば１．負な
らば−１が等化器出力１６となる。また識別器１５の出
力は判定帰還路等化器の遅延線の遅延素子（Ｂ）１８に
蓄えられ、タップ毎に重み付は用増幅器（Ｂ）１７で重
みづけされ、これも加算器１４で加算される。このよう
な動作により、先行波成分は線形等化器で遅延波成分の
等化は主に判定帰還路等化器で行われる。
このように、上記従来の適応等化装置でも先行波成分も
遅延波成分も等化することができる。
遅延波成分も等化することができる。
（発明が解決しようとする課題）
しかしながら、上記従来の適応等化装置では、線形等化
器も判定帰還路等化器もタップ数が固定であるため１両
方合わせると最大遅延時間の２倍の長さの遅延線が必要
となり、高速の伝送を行う場合にはタップ数が多いため
に演算量が多くハードウェアの負担が大きくなってしま
うという問題があった６本発明はこのような従来の問題
を解決するものであり、有効なタップのみを選択してタ
ップ数を削減することができる優れた適応等化装置を提
供することを目的とするものである。
器も判定帰還路等化器もタップ数が固定であるため１両
方合わせると最大遅延時間の２倍の長さの遅延線が必要
となり、高速の伝送を行う場合にはタップ数が多いため
に演算量が多くハードウェアの負担が大きくなってしま
うという問題があった６本発明はこのような従来の問題
を解決するものであり、有効なタップのみを選択してタ
ップ数を削減することができる優れた適応等化装置を提
供することを目的とするものである。
（課題を解決するための手段）
本発明は上記目的を達成するために、等化器に回線推定
器とタップ選択スイッチを設け１回線推定によって必要
なタップを決定し、不必要なタップを削除することによ
り演算に関わるタップを約半分に制限し、演算時間を約
半分に短縮するようにしたものである。
器とタップ選択スイッチを設け１回線推定によって必要
なタップを決定し、不必要なタップを削除することによ
り演算に関わるタップを約半分に制限し、演算時間を約
半分に短縮するようにしたものである。
（作 用）
したがって、本発明によれば回線推定によって回線を推
定し、その結果から必要なタップを選択することによっ
て演算量を約半分にすることができ、ハードウェアの負
担を軽減できるという効果を有する。
定し、その結果から必要なタップを選択することによっ
て演算量を約半分にすることができ、ハードウェアの負
担を軽減できるという効果を有する。
（実施例）
第１図は本発明の一実施例の構成を示すものである。第
１図において、１は等化器入力、２は重み付は用増幅器
（Ａ）、３は遅延素子（Ａ）−４は加算器、５は識別器
、６は等化器出力、７は重み付は用増幅器（Ｂ）、８は
遅延素子（Ｂ）、９は等化するスロットの先頭で回線推
定を行う回線推定器、１０はタップ選択スイッチである
。また、重み付は用増幅器（Ａ）２と、遅延素子（Ａ）
３と、加算器４とにより線形等化器を構成し１重み付は
用増幅器（Ｂ）７と、遅延素子（Ｂ）８と加算器４とに
より判定帰還路等化器を構成する。
１図において、１は等化器入力、２は重み付は用増幅器
（Ａ）、３は遅延素子（Ａ）−４は加算器、５は識別器
、６は等化器出力、７は重み付は用増幅器（Ｂ）、８は
遅延素子（Ｂ）、９は等化するスロットの先頭で回線推
定を行う回線推定器、１０はタップ選択スイッチである
。また、重み付は用増幅器（Ａ）２と、遅延素子（Ａ）
３と、加算器４とにより線形等化器を構成し１重み付は
用増幅器（Ｂ）７と、遅延素子（Ｂ）８と加算器４とに
より判定帰還路等化器を構成する。
次に上記実施例の動作について説明する。等化器入力１
に入力される等化すべきスロットの先頭部には同期信号
が付加されており、回線推定器９はこの同期信号と受信
データの相関を求めることにより回線のインパルス応答
を求める〔同期信号は白色に近いＭ系列信号（擬似ラン
ダム信号）などを使用する〕０回線のインパルス応答の
うちでレベルが最大の成分を主波と見なし、主波より遅
れた成分については判定帰還形等化器、進んだ成分は線
形等化器に割り当てるが、最大遅延時間差τ７□は決ま
っているため、線形等化器の遅延線の長さと判定帰還路
等化器の遅延線の長さを加えてτ□８になるようにすれ
ば十分である。このようにして必要なタップが選択され
る０選択されたタップはタップ選択スイッチ１０が閉成
され１選択されなかったタップはタップ選択スイッチ１
０が開放のままである。
に入力される等化すべきスロットの先頭部には同期信号
が付加されており、回線推定器９はこの同期信号と受信
データの相関を求めることにより回線のインパルス応答
を求める〔同期信号は白色に近いＭ系列信号（擬似ラン
ダム信号）などを使用する〕０回線のインパルス応答の
うちでレベルが最大の成分を主波と見なし、主波より遅
れた成分については判定帰還形等化器、進んだ成分は線
形等化器に割り当てるが、最大遅延時間差τ７□は決ま
っているため、線形等化器の遅延線の長さと判定帰還路
等化器の遅延線の長さを加えてτ□８になるようにすれ
ば十分である。このようにして必要なタップが選択され
る０選択されたタップはタップ選択スイッチ１０が閉成
され１選択されなかったタップはタップ選択スイッチ１
０が開放のままである。
回線推定が終了すると適応等化が始まる０等化器人力１
の入力データは複数の遅延素子（Ａ）３で構成される遅
延線に蓄えられ、タップ選択スイッチ１０が閉成されて
いるタップのみ、重み付は用増幅器（Ａ）２によって重
み付けされ加算器４で加算される。加算器４の出力は識
別器５に入力され、識別器５で正負の判定を行い、結果
を等化器出力６に送出する。また同時に複数の遅延素子
（Ｂ）８によって構成される判定帰還路等化器の遅延線
に蓄えられ、タップ選択スイッチ１０の閉成されている
タップのみ重み付は用増幅器（Ｂ）７によって重み付け
され、加算器４で加算される。
の入力データは複数の遅延素子（Ａ）３で構成される遅
延線に蓄えられ、タップ選択スイッチ１０が閉成されて
いるタップのみ、重み付は用増幅器（Ａ）２によって重
み付けされ加算器４で加算される。加算器４の出力は識
別器５に入力され、識別器５で正負の判定を行い、結果
を等化器出力６に送出する。また同時に複数の遅延素子
（Ｂ）８によって構成される判定帰還路等化器の遅延線
に蓄えられ、タップ選択スイッチ１０の閉成されている
タップのみ重み付は用増幅器（Ｂ）７によって重み付け
され、加算器４で加算される。
このように、上記実施例によれば回線推定器９とタップ
選択スイッチ１０によって必要なタップのみが選択され
るため、演算量を約半分にすることができ、ハードウェ
アの負担を軽減することができるという利点を有する。
選択スイッチ１０によって必要なタップのみが選択され
るため、演算量を約半分にすることができ、ハードウェ
アの負担を軽減することができるという利点を有する。
（発明の効果ン
本発明は上記実施例より明らかなように、スロット毎に
必要なタップ選択することにより、タップ数を削減し、
演算量を約半分にしてハードウェアの負担を軽減するこ
とができるという効果を有する。
必要なタップ選択することにより、タップ数を削減し、
演算量を約半分にしてハードウェアの負担を軽減するこ
とができるという効果を有する。
第１図は本発明の一実施例の適応等化装置の概略ブロッ
ク図、第２図は従来の適応等化装置の概略ブロック図で
ある。 １．１１・・・等化器入力、２，１２・・・重み付は用
増幅器（Ａ）、３，１３・・・遅延素子（Ａ）、４，１
４・・・加算器、５，１５・・・識別器、６，１６・・
・等化器出力、７，１７・・・重み付は用増幅器（Ｂ）
、８，１８・・・遅延素子（Ｂ）、 ９ ・・・回線
推定器、１０・・・タップ選択スイッチ。 第１図
ク図、第２図は従来の適応等化装置の概略ブロック図で
ある。 １．１１・・・等化器入力、２，１２・・・重み付は用
増幅器（Ａ）、３，１３・・・遅延素子（Ａ）、４，１
４・・・加算器、５，１５・・・識別器、６，１６・・
・等化器出力、７，１７・・・重み付は用増幅器（Ｂ）
、８，１８・・・遅延素子（Ｂ）、 ９ ・・・回線
推定器、１０・・・タップ選択スイッチ。 第１図
Claims (1)
- 線形等化器と判定帰還形等化器からなる適応等化器に回
線推定器とタップ選択スイッチを設け、スロット毎に必
要なタップのみを選択することにより演算量を削減する
ことを特徴とする適応等化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63085384A JPH0831815B2 (ja) | 1988-04-08 | 1988-04-08 | 適応等化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63085384A JPH0831815B2 (ja) | 1988-04-08 | 1988-04-08 | 適応等化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01258511A true JPH01258511A (ja) | 1989-10-16 |
| JPH0831815B2 JPH0831815B2 (ja) | 1996-03-27 |
Family
ID=13857244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63085384A Expired - Fee Related JPH0831815B2 (ja) | 1988-04-08 | 1988-04-08 | 適応等化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831815B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0413303A (ja) * | 1990-05-02 | 1992-01-17 | Mitsubishi Heavy Ind Ltd | 適応タップ付遅延線フィルタ |
| JPH04230112A (ja) * | 1990-12-27 | 1992-08-19 | Nec Corp | アダプティブ・フィルタによる未知システム近似の方法及び装置 |
| JPH06276053A (ja) * | 1993-03-23 | 1994-09-30 | Idou Tsushin Syst Kaihatsu Kk | 適応自動等化器 |
| US5444739A (en) * | 1991-09-12 | 1995-08-22 | Matsushita Electric Industrial Co., Ltd. | Equalizer for data receiver apparatus |
| WO2005050867A1 (ja) * | 2003-11-20 | 2005-06-02 | Sanyo Electric Co., Ltd | 等化方法およびそれを利用した受信装置 |
| JP2010136363A (ja) * | 2008-11-12 | 2010-06-17 | Intel Corp | ポータブル環境下の決定フィードバックイコライザ |
| JP2011228803A (ja) * | 2010-04-15 | 2011-11-10 | Fujitsu Ltd | 等化器およびフィルタ回路切り替え方法 |
| WO2018003057A1 (ja) * | 2016-06-30 | 2018-01-04 | 株式会社ソシオネクスト | 等化回路、受信回路、及び半導体集積回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6016129B2 (ja) | 2011-08-05 | 2016-10-26 | 日本電気株式会社 | 設定情報複製範囲作成装置、設定情報複製範囲作成方法、およびプログラム |
-
1988
- 1988-04-08 JP JP63085384A patent/JPH0831815B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0413303A (ja) * | 1990-05-02 | 1992-01-17 | Mitsubishi Heavy Ind Ltd | 適応タップ付遅延線フィルタ |
| JPH04230112A (ja) * | 1990-12-27 | 1992-08-19 | Nec Corp | アダプティブ・フィルタによる未知システム近似の方法及び装置 |
| US5444739A (en) * | 1991-09-12 | 1995-08-22 | Matsushita Electric Industrial Co., Ltd. | Equalizer for data receiver apparatus |
| US5563911A (en) * | 1991-09-12 | 1996-10-08 | Matsushita Electric Industrial Co., Ltd. | Equalizer for data receiver apparatus |
| JPH06276053A (ja) * | 1993-03-23 | 1994-09-30 | Idou Tsushin Syst Kaihatsu Kk | 適応自動等化器 |
| WO2005050867A1 (ja) * | 2003-11-20 | 2005-06-02 | Sanyo Electric Co., Ltd | 等化方法およびそれを利用した受信装置 |
| JP2005159466A (ja) * | 2003-11-20 | 2005-06-16 | Sanyo Electric Co Ltd | 等化方法およびそれを利用した受信装置 |
| JP2010136363A (ja) * | 2008-11-12 | 2010-06-17 | Intel Corp | ポータブル環境下の決定フィードバックイコライザ |
| JP2011228803A (ja) * | 2010-04-15 | 2011-11-10 | Fujitsu Ltd | 等化器およびフィルタ回路切り替え方法 |
| WO2018003057A1 (ja) * | 2016-06-30 | 2018-01-04 | 株式会社ソシオネクスト | 等化回路、受信回路、及び半導体集積回路 |
| JPWO2018003057A1 (ja) * | 2016-06-30 | 2019-04-25 | 株式会社ソシオネクスト | 等化回路、受信回路、及び半導体集積回路 |
| US10498525B2 (en) | 2016-06-30 | 2019-12-03 | Socionext Inc. | Equalizer circuit, reception circuit, and semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831815B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4349889A (en) | Non-recursive filter having adjustable step-size for each iteration | |
| JP2953132B2 (ja) | データ受信装置の等化器 | |
| JP3357956B2 (ja) | 判定帰還形等化器 | |
| US4985902A (en) | Decision feedback equalizer and a method of operating a decision feedback equalizer | |
| US5050186A (en) | Signal equalizing arrangement and a method of equalizing a received data signal | |
| Smalley | Equalization concepts: a tutorial | |
| JPH01258511A (ja) | 適応等化装置 | |
| US7574467B2 (en) | Adaptive equalizer and method for the same | |
| US3553606A (en) | System for providing adjusting signals to a transversal filter equalizer | |
| JP3070569B2 (ja) | 自動等化器及びこれに用いるサンプリングクロック生成方法並びに記録媒体 | |
| US5668832A (en) | Automatic equalizer for removing inter-code interference with fading and method of controlling tap coefficients thereof | |
| US5898731A (en) | Auto-coefficient renewal digital channel equalizer | |
| US5418816A (en) | Automatic equalizer | |
| JP2838101B2 (ja) | データ信号の等化方法及び信号等化回路配置 | |
| WO2000059168A1 (en) | Adaptive filter equalisation techniques | |
| JP2595282B2 (ja) | 判定帰還形等化器 | |
| JP3075219B2 (ja) | 自動等化器 | |
| JP2943512B2 (ja) | 適応受信機 | |
| JPH02159129A (ja) | 等化器 | |
| Komatsu et al. | Adaptive Direct Blind Equalization under Noisy Environment | |
| JPH0117289B2 (ja) | ||
| JPH0435547A (ja) | 干渉波除去装置 | |
| KR960011421B1 (ko) | 채널 등화기 | |
| KR960014680B1 (ko) | 신호 등화 장치 및 데이터 신호 등화 방법 | |
| WO2002028040A1 (en) | Adaptive filters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |