JPH01261783A - 回路図の配置方式 - Google Patents
回路図の配置方式Info
- Publication number
- JPH01261783A JPH01261783A JP63090881A JP9088188A JPH01261783A JP H01261783 A JPH01261783 A JP H01261783A JP 63090881 A JP63090881 A JP 63090881A JP 9088188 A JP9088188 A JP 9088188A JP H01261783 A JPH01261783 A JP H01261783A
- Authority
- JP
- Japan
- Prior art keywords
- functional
- elements
- circuit diagram
- arranging
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明はＣＡＤシステムに於ける回路図の配置方式に関
し、特に機能記述が存在する場合の回路図の配置方式に
関する。
し、特に機能記述が存在する場合の回路図の配置方式に
関する。
従来、この種の回路図配置方式は、コンピュータ等のハ
ードウェアの機能を記述した機能記述が存在する場合で
あっても、回路図情報から回路中の各素子の接続情報を
求め、接続の流れから回路中の素子の配置を決定するよ
うにしていた。
ードウェアの機能を記述した機能記述が存在する場合で
あっても、回路図情報から回路中の各素子の接続情報を
求め、接続の流れから回路中の素子の配置を決定するよ
うにしていた。
上述した従来方式は、回路図情報から求めた各素子の接
続情報に基づいて素子の配置を行なっているため、機能
的に全く関係のない素子が近接して配置されたり、逆に
機能的に関連のある素子が遠く離れて配置されてしまう
場合があり、このような場合は作成された図面が大変見
にくいものとなる。
続情報に基づいて素子の配置を行なっているため、機能
的に全く関係のない素子が近接して配置されたり、逆に
機能的に関連のある素子が遠く離れて配置されてしまう
場合があり、このような場合は作成された図面が大変見
にくいものとなる。
本発明の目的は、機能的に関係のある素子が近接して配
置された見やすい回路図を作成できるようにすることに
ある。
置された見やすい回路図を作成できるようにすることに
ある。
（ｉ！ｌ！題を解決するための手段〕
本発明は上記目的を達成するため、
ハードウェアの機能を記述した機能記述が記憶される機
能記述記憶手段と、 該機能記述記憶手段に記憶されている機能記述中の機能
要素を機能毎にグループ分けする機能要素グループ化手
段と、 回路図情報が記憶される回路図情報記憶手段と、前記機
能記述記憶手段に記憶されている機能記述中の各機能要
素と前記回路図情報記憶手段に記憶されている回路図情
報中の各素子との対応を示す対応情報が記憶される素子
対応手段と、該素子対応手段に記憶されている対応情報
と前記回路図情報記憶手段に記憶されている回路図情報
とに基づいて各機能要素毎の素子の配置を行なう機能要
素内配置手段と、 前記機能要素グループ化手段でグループ分けされた各グ
ループに含まれる機能要素間の配置を、前記機能要素内
配置手段で配置された素子の相対位置を保存した状態で
行なう機能グループ内配置手段と、 前記機能要素グループ化手段でグループ分けされた各グ
ループ間の配置を、前記機能グループ内配置手段で配置
された機能要素の相対位置を保存した状態で行なう機能
グループ配置手段とを設けたものである。
能記述記憶手段と、 該機能記述記憶手段に記憶されている機能記述中の機能
要素を機能毎にグループ分けする機能要素グループ化手
段と、 回路図情報が記憶される回路図情報記憶手段と、前記機
能記述記憶手段に記憶されている機能記述中の各機能要
素と前記回路図情報記憶手段に記憶されている回路図情
報中の各素子との対応を示す対応情報が記憶される素子
対応手段と、該素子対応手段に記憶されている対応情報
と前記回路図情報記憶手段に記憶されている回路図情報
とに基づいて各機能要素毎の素子の配置を行なう機能要
素内配置手段と、 前記機能要素グループ化手段でグループ分けされた各グ
ループに含まれる機能要素間の配置を、前記機能要素内
配置手段で配置された素子の相対位置を保存した状態で
行なう機能グループ内配置手段と、 前記機能要素グループ化手段でグループ分けされた各グ
ループ間の配置を、前記機能グループ内配置手段で配置
された機能要素の相対位置を保存した状態で行なう機能
グループ配置手段とを設けたものである。
機能記述中の機能要素は機能要素グループ化手段によっ
て機能毎にグループ分けされる。機能要素内配置手段は
素子対応手段に記憶されている対応情報と回路図情報記
憶手段に記憶されている回路図情報とに基づいて機能要
素毎の素子の配置を行なう。機能グループ内配置手段は
機能要素内配置手段により配置された各機能要素毎の素
子の相対位置を保存した状態で、機能要素グループ化手
段でグループ分けされた機能要素間の配置を行なう。機
能グループ配置手段は機能要素グループ化手段によって
グループ分けされた各グループ間の配置を行なう。
て機能毎にグループ分けされる。機能要素内配置手段は
素子対応手段に記憶されている対応情報と回路図情報記
憶手段に記憶されている回路図情報とに基づいて機能要
素毎の素子の配置を行なう。機能グループ内配置手段は
機能要素内配置手段により配置された各機能要素毎の素
子の相対位置を保存した状態で、機能要素グループ化手
段でグループ分けされた機能要素間の配置を行なう。機
能グループ配置手段は機能要素グループ化手段によって
グループ分けされた各グループ間の配置を行なう。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第１図は本発明の実施例のブロック図であり、機能記述
が記憶される機能記述記憶手段ｌと、機能記述記憶手段
１に記憶されている機能記述を参照して機能要素を機能
毎にグループ分けする機能要素グループ化手段２と、素
子を識別するための名前（素子名）や素子間の接続情報
等の回路図情報が記憶される回路図情報記憶手段３と、
機能記述記憶手段ｌに記憶されているＩａ能記述に於け
る機能要素と回路図情報記憶手段３に記憶されている回
路図情報に於ける素子名との対応関係を示す対応情報が
格納され、上記対応情報を参照して各機能要素を構成す
る素子の素子名をそれぞれひとまとめにして機能要素内
配置手段５に与える素子対応手段４と、素子対応手段４
から与えられた素子名の回路図情報を回路図情報記憶手
段３から取出し、取出した接続情報に基づいて周知の手
法で各機能要素毎の素子の配置を行なう機能要素内配置
手段５と、機能要素グループ化手段２でグループ分けさ
れた各グループに含まれる機能要素間の配置を、機能要
素内配置手段５で配置された素子の相対位置を保存した
状態で行なう機能グループ内配置手段６と、機能要素グ
ループ化手段２でグループ分けされた各グループ間の配
置を、機能グループ内配置手段６で配置された機能要素
の相対位置を保存した状態で行なう機能グループ配置手
段７とを有している。
が記憶される機能記述記憶手段ｌと、機能記述記憶手段
１に記憶されている機能記述を参照して機能要素を機能
毎にグループ分けする機能要素グループ化手段２と、素
子を識別するための名前（素子名）や素子間の接続情報
等の回路図情報が記憶される回路図情報記憶手段３と、
機能記述記憶手段ｌに記憶されているＩａ能記述に於け
る機能要素と回路図情報記憶手段３に記憶されている回
路図情報に於ける素子名との対応関係を示す対応情報が
格納され、上記対応情報を参照して各機能要素を構成す
る素子の素子名をそれぞれひとまとめにして機能要素内
配置手段５に与える素子対応手段４と、素子対応手段４
から与えられた素子名の回路図情報を回路図情報記憶手
段３から取出し、取出した接続情報に基づいて周知の手
法で各機能要素毎の素子の配置を行なう機能要素内配置
手段５と、機能要素グループ化手段２でグループ分けさ
れた各グループに含まれる機能要素間の配置を、機能要
素内配置手段５で配置された素子の相対位置を保存した
状態で行なう機能グループ内配置手段６と、機能要素グ
ループ化手段２でグループ分けされた各グループ間の配
置を、機能グループ内配置手段６で配置された機能要素
の相対位置を保存した状態で行なう機能グループ配置手
段７とを有している。
次に、機能記述記憶手段ｌに第２図に示した機能記述が
格納され、回路図情報記憶手段３に第２図の機能記述に
対応する第３図に示した回路図情報が格納され、素子対
応手段４に第４図に示す回路発生時に於ける機能要素と
素子名との対応情報が格納されている場合を例にとって
本実施例の動作を説明する。向、第２図に示した機能記
述に於いて、＜ＳＹＳＴＥＭ＞ＰＭはこの機能記述がシ
ステムＰＭについての回路記述であることを示し、＜Ｉ
ＮＰＵＴ＞ＰＩＮ、ＳＩＮ、ＣＬＫ、ＩＮＴは外部から
の入力を示し、＜０ＵＴＰＵＴ＞ＰＯＵＴ、５ＯＵＴ、
Ｃ０ＵＴ、ＴＯＵＴは外部への出力を示し、＜ＬＯＧＩ
Ｃ＞は機能を示し、ＩＮＩＴ：Ｐ−０，Ｓ−０，−ＩＤ
ＬＥはｐ、 ｓを０クリアし、ＩＤＬＥを実行すること
を示し、ＩＤＬＥ：ＰＯＵＴ＝Ｐ、５ｏｕＴ＝ｓ、Ｐ←
ＰＩＮ。
格納され、回路図情報記憶手段３に第２図の機能記述に
対応する第３図に示した回路図情報が格納され、素子対
応手段４に第４図に示す回路発生時に於ける機能要素と
素子名との対応情報が格納されている場合を例にとって
本実施例の動作を説明する。向、第２図に示した機能記
述に於いて、＜ＳＹＳＴＥＭ＞ＰＭはこの機能記述がシ
ステムＰＭについての回路記述であることを示し、＜Ｉ
ＮＰＵＴ＞ＰＩＮ、ＳＩＮ、ＣＬＫ、ＩＮＴは外部から
の入力を示し、＜０ＵＴＰＵＴ＞ＰＯＵＴ、５ＯＵＴ、
Ｃ０ＵＴ、ＴＯＵＴは外部への出力を示し、＜ＬＯＧＩ
Ｃ＞は機能を示し、ＩＮＩＴ：Ｐ−０，Ｓ−０，−ＩＤ
ＬＥはｐ、 ｓを０クリアし、ＩＤＬＥを実行すること
を示し、ＩＤＬＥ：ＰＯＵＴ＝Ｐ、５ｏｕＴ＝ｓ、Ｐ←
ＰＩＮ。
５ｌ−３ＩＮ、→５ＴＡＴ２は外部出力ＰＯＵＴ。
５ＯＵＴにそれぞれＰ、Ｓの値を出力し、Ｐ、 Ｓに
それぞれ外部人力ＰＩＮ、ＳＩＮの値をセントし、５Ｔ
ＡＴ２を実行することを示し、５ＴＡＴ２ ： ＴＯＵ
Ｔ＝ １．Ｃ０ＵＴ＝ （Ｐ ： ＝Ｓ）、→Ｉ ＤＬ
Ｅは外部出力ＴＯＵＴに１を出力し、外部出力Ｃ０ＵＴ
にＰとＳとの比較結果を出力し、ＩＤＬＥを実行するこ
とを示している。
それぞれ外部人力ＰＩＮ、ＳＩＮの値をセントし、５Ｔ
ＡＴ２を実行することを示し、５ＴＡＴ２ ： ＴＯＵ
Ｔ＝ １．Ｃ０ＵＴ＝ （Ｐ ： ＝Ｓ）、→Ｉ ＤＬ
Ｅは外部出力ＴＯＵＴに１を出力し、外部出力Ｃ０ＵＴ
にＰとＳとの比較結果を出力し、ＩＤＬＥを実行するこ
とを示している。
第４図に示した機能要素と素子名との対応情報が格納さ
れている素子対応手段４は、上記対応情報を参照し、下
記の処理を行なう。
れている素子対応手段４は、上記対応情報を参照し、下
記の処理を行なう。
−個の素子から構成される機能要素については、機能要
素に含まれる素子の素子名を一つずつ機能要素内配置手
段５に与える。複数の素子から構成される機能要素につ
いては、その機能要素を構成している素子が他の機能要
素に含まれている場合は、その機能要素及び上記他の機
能要素に含まれている素子の素子名をひとまとめにして
機能要素内配置手段５に与え、その機能要素を構成して
いる素子が他の機能要素に含まれていない場合はその機
能要素に含まれている素子の素子名をひとまとめにして
機能要素内配置手段５に与える。従って、第４図に示し
た例では、機能要素ｐ−ｏ、ｓ−〇を構成する素子の素
子名ＳＯ５，３０６、機能要素−ＩＯＬＥを構成する素
子の素子名Ｓｏｌ。
素に含まれる素子の素子名を一つずつ機能要素内配置手
段５に与える。複数の素子から構成される機能要素につ
いては、その機能要素を構成している素子が他の機能要
素に含まれている場合は、その機能要素及び上記他の機
能要素に含まれている素子の素子名をひとまとめにして
機能要素内配置手段５に与え、その機能要素を構成して
いる素子が他の機能要素に含まれていない場合はその機
能要素に含まれている素子の素子名をひとまとめにして
機能要素内配置手段５に与える。従って、第４図に示し
た例では、機能要素ｐ−ｏ、ｓ−〇を構成する素子の素
子名ＳＯ５，３０６、機能要素−ＩＯＬＥを構成する素
子の素子名Ｓｏｌ。
３０２、機能要素ＰＯＵＴ＝Ｐ、Ｐ−ＰＩＮを構成する
素子の素゛子名ＳＯ７，３０９，３１１、機能要素５Ｏ
ＵＴ＝Ｓ、Ｓ−５ＩＮを構成する素子の素子名ＳＯ８，
Ｓ１０．Ｓ１２がそれぞれひとまとめになって機能要素
内配置手段５に与えられ、他の機能要素を構成する素子
の素子名はそれぞれひとつずつ機能要素内配置手段５に
与えられる。
素子の素゛子名ＳＯ７，３０９，３１１、機能要素５Ｏ
ＵＴ＝Ｓ、Ｓ−５ＩＮを構成する素子の素子名ＳＯ８，
Ｓ１０．Ｓ１２がそれぞれひとまとめになって機能要素
内配置手段５に与えられ、他の機能要素を構成する素子
の素子名はそれぞれひとつずつ機能要素内配置手段５に
与えられる。
機能要素内配置手段５は素子対応手段４から素子名がひ
とまとめにして与えられると、与えられた素子名群毎に
、素子名群に含まれている素子名の接続情報を回路図情
報記憶手段３から取出し、この接続情報に従って周知の
手法により機能要素毎に素子の配置を行ない、配置結果
を機能グループ内配置手段６に通知する。また、機能要
素内配置手段５は素子対応手段４から素子名がひとつず
つ加えられた場合は、加えられた素子名を機能グループ
内配置手段６に通知する。第５図（ａｌは素子名ＳＯ５
，３０６からなる素子名群が加えられた機能要素内配置
手段５の処理結果を示し、同図山）は素子名ＳＯＩ、３
０２からなる素子名群が加えられた場合の機能要素内配
置手段５の処理結果、同図ｆｃｌは素子名３０７，３０
９．３１１からなる素子名群が加えられた場合の機能要
素内配置手段５の処理結果、同図（ｄｌは素子名ＳＯ８
，３１０゜３１２からなる素子名群が加えられた場合の
機能要素内配置手段５の処理結果を、同図ｔｅｌは素子
名Ｓ１３．Ｓ１４が加えられた場合の処理結果を示して
いる。即ち素子名３０５，３０６を有する素子はそれぞ
れ（１，１＞、 （２，１）の位置に配置され、素子
名３０１．ＳＯ２を有する素子はそれぞれ（１，１）、
（２，２）の位置に配置され、素子名ＳＯ７，ＳＯ
９，３１１を有する素子はそれぞれ（１，１）、 （
２，１）、 （３，１）の位置に配置され、素子名３
０８，３１０．Ｓ１２を有する素子はそれぞれ（１，１
）、 （２，１）。
とまとめにして与えられると、与えられた素子名群毎に
、素子名群に含まれている素子名の接続情報を回路図情
報記憶手段３から取出し、この接続情報に従って周知の
手法により機能要素毎に素子の配置を行ない、配置結果
を機能グループ内配置手段６に通知する。また、機能要
素内配置手段５は素子対応手段４から素子名がひとつず
つ加えられた場合は、加えられた素子名を機能グループ
内配置手段６に通知する。第５図（ａｌは素子名ＳＯ５
，３０６からなる素子名群が加えられた機能要素内配置
手段５の処理結果を示し、同図山）は素子名ＳＯＩ、３
０２からなる素子名群が加えられた場合の機能要素内配
置手段５の処理結果、同図ｆｃｌは素子名３０７，３０
９．３１１からなる素子名群が加えられた場合の機能要
素内配置手段５の処理結果、同図（ｄｌは素子名ＳＯ８
，３１０゜３１２からなる素子名群が加えられた場合の
機能要素内配置手段５の処理結果を、同図ｔｅｌは素子
名Ｓ１３．Ｓ１４が加えられた場合の処理結果を示して
いる。即ち素子名３０５，３０６を有する素子はそれぞ
れ（１，１＞、 （２，１）の位置に配置され、素子
名３０１．ＳＯ２を有する素子はそれぞれ（１，１）、
（２，２）の位置に配置され、素子名ＳＯ７，ＳＯ
９，３１１を有する素子はそれぞれ（１，１）、 （
２，１）、 （３，１）の位置に配置され、素子名３
０８，３１０．Ｓ１２を有する素子はそれぞれ（１，１
）、 （２，１）。
（３，１）の位置に、素子名Ｓ１３．Ｓ１４を有する素
子はそれぞれ（１，ｌ）、 （２，１）の位置に配置
される。
子はそれぞれ（１，ｌ）、 （２，１）の位置に配置
される。
機能要素グループ化手段２は機能記述記憶手段ｌに記憶
されている機能記述中の機能要素を例えば、制御機能、
値設定機能等の機能毎にグループ分けする。第６図は機
能要素グループ化手段２の処理結果を示している。
されている機能記述中の機能要素を例えば、制御機能、
値設定機能等の機能毎にグループ分けする。第６図は機
能要素グループ化手段２の処理結果を示している。
機能グループ内配置手段６は回路図情報記憶手段３に記
憶されている接続情報に従って、機能要素グループ化手
段２でグループ分けされた各グループに含まれる機能要
素間の配置を、機能要素内配置手段５で配置された素子
の相対位置を保存した状態で行なう。第６図のグループ
番号１のグループは第５図ｆｂｌに示した相対位置が保
存され、第８図の（ａＪに示す部分となり、グループ番
号２のグループは第５図ｆａｔに示した相対位置が保存
され、第８図山）に示す部分となり、グループ番号３の
グループは第５図ｆｃｌ、 （ｄ）の相対位置が保存さ
れて第８図（Ｃ１に示す部分となり、グループ番号４の
グループは第５図ｔｅｌに示す相対位置が保存されて第
８図（ｄｌに示す部分となる。
憶されている接続情報に従って、機能要素グループ化手
段２でグループ分けされた各グループに含まれる機能要
素間の配置を、機能要素内配置手段５で配置された素子
の相対位置を保存した状態で行なう。第６図のグループ
番号１のグループは第５図ｆｂｌに示した相対位置が保
存され、第８図の（ａＪに示す部分となり、グループ番
号２のグループは第５図ｆａｔに示した相対位置が保存
され、第８図山）に示す部分となり、グループ番号３の
グループは第５図ｆｃｌ、 （ｄ）の相対位置が保存さ
れて第８図（Ｃ１に示す部分となり、グループ番号４の
グループは第５図ｔｅｌに示す相対位置が保存されて第
８図（ｄｌに示す部分となる。
機能グループ配置手段７は機能要素グループ化手段２で
グループ分けされたグループ間の配置を、予め作成して
おいた第７図に示すグループ間の接続関係情報に従って
、機能グループ内配置手段６で配置された機能要素の相
対位置を保存した状態で行なう、第８図は結果を示して
いる。尚、第７図に示したグループ間の接続関係情報は
例えば次のようにして作成するものである。先ず、機能
グループ配置手段７は第４図に示した対応情報と第６図
に示した機能要素グループ化手段２の処理結果とを参照
し、各グループ毎にグループを構成する素子の素子名を
求める。次に機能グループ配置手段７はグループ番号ｌ
のグループに含まれる各素子に接続される素子を第３図
に示した接続情報に基づいて求め、次いで接続先の素子
が含まれているグループ番号１以外のグループを接続先
グループとする。以下、グループ番号２〜４のグループ
についても前述したと同様の処理を順次行ない、第７図
に示したグループ間の接続関係情報を作成する。
グループ分けされたグループ間の配置を、予め作成して
おいた第７図に示すグループ間の接続関係情報に従って
、機能グループ内配置手段６で配置された機能要素の相
対位置を保存した状態で行なう、第８図は結果を示して
いる。尚、第７図に示したグループ間の接続関係情報は
例えば次のようにして作成するものである。先ず、機能
グループ配置手段７は第４図に示した対応情報と第６図
に示した機能要素グループ化手段２の処理結果とを参照
し、各グループ毎にグループを構成する素子の素子名を
求める。次に機能グループ配置手段７はグループ番号ｌ
のグループに含まれる各素子に接続される素子を第３図
に示した接続情報に基づいて求め、次いで接続先の素子
が含まれているグループ番号１以外のグループを接続先
グループとする。以下、グループ番号２〜４のグループ
についても前述したと同様の処理を順次行ない、第７図
に示したグループ間の接続関係情報を作成する。
以上説明したように、本発明は、機能的に関連のおる素
子をまとめて配置するようにしたものであり、動作を追
いやすい回路図を作成できる効果がある。
子をまとめて配置するようにしたものであり、動作を追
いやすい回路図を作成できる効果がある。
第１図は本発明の実施例のブロック図、第２図は機能記
述の一例を示す図、 第３図は回路図情報の一例を示す図、 第４図は対応情報の一例を示す図、 第５図は機能グループ内配置手段５の処理結果の一例を
示す図、 第６図は機能要素グループ化手段２の処理結果の一例を
示す図、 第７図は機能グループの接続情報の一例を示す図及び、 第８図は回路の配置結果を示した回路図である。 図に於いて、 ｌ・・・機能記述記憶手段、 ２・・・機能要素グループ化手段、 ３・・・回路図情報記憶手段、 ４・・・素子対応手段、 ５・・・機能要素内配置手段、 ６・・・機能グループ内配置手段、 ７・・・機能グループ配置手段。
述の一例を示す図、 第３図は回路図情報の一例を示す図、 第４図は対応情報の一例を示す図、 第５図は機能グループ内配置手段５の処理結果の一例を
示す図、 第６図は機能要素グループ化手段２の処理結果の一例を
示す図、 第７図は機能グループの接続情報の一例を示す図及び、 第８図は回路の配置結果を示した回路図である。 図に於いて、 ｌ・・・機能記述記憶手段、 ２・・・機能要素グループ化手段、 ３・・・回路図情報記憶手段、 ４・・・素子対応手段、 ５・・・機能要素内配置手段、 ６・・・機能グループ内配置手段、 ７・・・機能グループ配置手段。
Claims (1)
- 【特許請求の範囲】 ハードウェアの機能を記述した機能記述が記憶される機
能記述記憶手段と、 該機能記述記憶手段に記憶されている機能記述中の機能
要素を機能毎にグループ分けする機能要素グループ化手
段と、 回路図情報が記憶される回路図情報記憶手段と、前記機
能記述記憶手段に記憶されている機能記述中の各機能要
素と前記回路図情報記憶手段に記憶されている回路図情
報中の各素子との対応を示す対応情報が記憶される素子
対応手段と、 該素子対応手段に記憶されている対応情報と前記回路図
情報記憶手段に記憶されている回路図情報とに基づいて
各機能要素毎の素子の配置を行なう機能要素内配置手段
と、 前記機能要素グループ化手段でグループ分けされた各グ
ループに含まれる機能要素間の配置を、前記機能要素内
配置手段で配置された素子の相対位置を保存した状態で
行なう機能グループ内配置手段と、 前記機能要素グループ化手段でグループ分けされた各グ
ループ間の配置を、前記機能グループ内配置手段で配置
された機能要素の相対位置を保存した状態で行なう機能
グループ配置手段とを含むことを特徴とする回路図の配
置方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63090881A JPH01261783A (ja) | 1988-04-13 | 1988-04-13 | 回路図の配置方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63090881A JPH01261783A (ja) | 1988-04-13 | 1988-04-13 | 回路図の配置方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01261783A true JPH01261783A (ja) | 1989-10-18 |
Family
ID=14010793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63090881A Pending JPH01261783A (ja) | 1988-04-13 | 1988-04-13 | 回路図の配置方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01261783A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015166954A (ja) * | 2014-03-04 | 2015-09-24 | 三菱電機株式会社 | 機器グループ関係分析装置および機器グループ関係分析プログラム |
-
1988
- 1988-04-13 JP JP63090881A patent/JPH01261783A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015166954A (ja) * | 2014-03-04 | 2015-09-24 | 三菱電機株式会社 | 機器グループ関係分析装置および機器グループ関係分析プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01261783A (ja) | 回路図の配置方式 | |
| Kawohl et al. | On degenerate diffusion with very strong absorption | |
| Wymore | T3SD The Tricotyledon Theory of System Design | |
| JPH06232259A (ja) | Ｆｐｇａ回路設計装置及び方法 | |
| Barnette | Generating projective plane polyhedral maps | |
| Parsons et al. | Graphs which are locally paths | |
| JP2817517B2 (ja) | Ｌｓｉの配置配線システム | |
| JPH05128192A (ja) | 消費電力計算方法 | |
| JPS6258375A (ja) | ネットワ−クデ−タ自動変換方式 | |
| JPH04364525A (ja) | 並列演算装置 | |
| JPS60181837A (ja) | エクスキユ−ト命令処理方式 | |
| JPH02298048A (ja) | 自動レイアウトシステム | |
| JPH0334349A (ja) | 集積回路レイアウト設計方式 | |
| JP2933584B2 (ja) | 半導体集積回路装置及びマクロ端子クランプ処理方法 | |
| JPS62212723A (ja) | 汎用レジスタ・アクセス方式 | |
| Winsby et al. | The design and test of a universal controller ASIC | |
| JPH04254375A (ja) | 半導体集積回路の製造方法 | |
| Trchka | The Challenge of Integrated Information and Control Systems:" What's Needed?" | |
| JPH01292501A (ja) | 制御情報／状態関係処理方式 | |
| JPS59133607A (ja) | プロセス制御装置 | |
| JPS63204322A (ja) | 情報処理装置 | |
| JPH09204304A (ja) | デジタル制御装置 | |
| JPS61247234A (ja) | 電力系統の潮流計算方式 | |
| JPS62139032A (ja) | マウス | |
| JPH02118850A (ja) | 論理シミュレーション方法 |