JPH09204304A - デジタル制御装置 - Google Patents

デジタル制御装置

Info

Publication number
JPH09204304A
JPH09204304A JP1266796A JP1266796A JPH09204304A JP H09204304 A JPH09204304 A JP H09204304A JP 1266796 A JP1266796 A JP 1266796A JP 1266796 A JP1266796 A JP 1266796A JP H09204304 A JPH09204304 A JP H09204304A
Authority
JP
Japan
Prior art keywords
macro
calculation
inputs
cell
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1266796A
Other languages
English (en)
Other versions
JP3751351B2 (ja
Inventor
Toshiaki Baba
俊彰 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP01266796A priority Critical patent/JP3751351B2/ja
Publication of JPH09204304A publication Critical patent/JPH09204304A/ja
Application granted granted Critical
Publication of JP3751351B2 publication Critical patent/JP3751351B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【課題】 1つの演算セルの入力数、パラメータ数の制
限を越えて演算マクロを作成できる。 【解決手段】 演算セルC1 、C2 、C3 、…に、それ
ぞれ増殖オプションを設け、増殖オプションに「1」を
たてると、次に続く演算セルの演算マクロも1つの演算
マクロとみなせ、複数の演算セルの演算マクロを1つの
演算マクロとみなす。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、各種のプラント
の操作・制御を行うのに使用されるデジタル制御装置に
関する。
【0002】
【従来の技術】一般にプラント制御用のデジタル制御装
置には、図1に示すように、複数の演算セルC1
2 、C3 、…を備え、この演算セルC1 、C2
3 、…に種々の演算マクロを登録し、これらの演算セ
ルを結合することで、システム構成するものがある。こ
こで演算セルとは、演算マクロを登録する領域であり、
演算マクロとは、アンド、オア、加減乗除算、比較とい
った演算内容をさしている。従来のデジタル制御装置
は、1つの演算セルに1つの演算マクロが対応してお
り、1つの演算マクロは、図2に示すように、演算番号
と入力とパラメータから構成されている。
【0003】
【発明が解決しようとする課題】上記した従来のデジタ
ル制御装置の演算セルには、入力、パラメータが登録さ
れるが、1つの演算セルに登録し得る入力数、パラメー
タ数が限られていた。そのため、予め定められた数以上
の入力やパラメータの必要な演算マクロは、作成するこ
とができなかった。
【0004】この発明は上記問題点に着目してなされた
ものであって、入力数、パラメータ数の制限を越えて演
算マクロを作成することができる。また、可変入力、可
変パラメータの演算マクロ(例えばAND演算やOR演
算)において、制限を越えた入力やパラメータを登録し
得るデジタル制御装置を提供することを目的としてい
る。
【0005】
【課題を解決するための手段】この発明のデジタル制御
装置は、複数の演算セルを備え、各演算セルに所望の演
算マクロを登録してなるものにおいて、演算マクロ中
に、複数の演算セルの演算マクロを1つの演算マクロと
みなす増殖機能設定手段を備えている。このデジタル制
御装置では、演算セルに増殖機能設定手段による指定が
あれば、次に続く演算セルの演算マクロも同じ演算マク
ロとみなされる。増殖機能を設定さえすれば、1つの演
算マクロとみなせる範囲を大きくできるので、入力数、
パラメータ数に制限を受けることがなくなる。必要な入
力、パラメータの数だけ演算セルを使用できるため、自
由な演算マクロを設計できる。
【0006】
【発明の実施の形態】以下、実施の形態により、この発
明をさらに詳細に説明する。図3は、この発明の一実施
形態デジタル制御装置のデータ構成を示す図である。こ
こでは、演算セルC1 には演算番号、増殖オプション、
入力、パラメータが登録され、同様に演算セルC2 、演
算セルC3 にも演算番号、増殖オプション、入力、パラ
メータが登録されている。演算セルC1 、演算セルC2
の増殖オプションには「1」がたてられているので、演
算処理過程で、演算セルC1 、演算セルC2 及び演算セ
ルC3 の演算マクロが併せて、1つの演算マクロとみな
される。しかし、演算セルC3 の増殖オプションは
「0」なので、次の演算セルC4 の演算マクロは、別の
演算マクロとなる。
【0007】次に演算マクロの具体例として、入力数が
可変なAND回路の作成について説明する。演算セルの
入力数が5個の場合、入力数が5個以下のAND回路で
は、増殖機能が設定されず、増殖オプションは「0」と
する。入力数が6以上となると、増殖機能が設定され、
つまり増殖オプションに「1」をたて、複数の演算セル
を使用する。この演算マクロによる入力数10のAND
回路は、図4に示すシンボル、つまり1個のAND回路
1となるが、従来のように1演算セル1演算マクロで、
入力数が5個の制限がある場合に、入力数10個のAN
D回路を作成すると、図5のように5個の入力のAND
回路2、5個の入力のAND回路3、さらにAND回路
2の出力とAND回路3の出力とを入力とするAND回
路4となり、図5に示すシンボルとなる。図4に示す本
実施形態の入力数10のAND回路と、図5の入力数1
0のAND回路を比べると、視覚的に本実施形態のほう
がはるかにわかりやすいものとなる。
【0008】本実施形態のAND回路において、増殖機
能が設定されたときの処理について説明する。増殖機能
が設定されている演算セルC1 の結果は、次の演算セル
2に何らかの形で反映される。つまり、演算セルC1
による前半のANDセルは、5本の入力のAND演算を
行い、その演算結果を後半のANDセルの入力として使
用する。したがって、後半のANDセルは前半の演算結
果と5本の入力のAND演算を行う。前半の演算結果の
入力は、演算セル内の処理に含ませればよく、1演算セ
ル、5本の入力制限にかかわるものではない。ここで示
した例では、前半の演算結果を後半の演算の入力に使用
しているが、前半の演算結果の使用方法は、演算内容に
よって自由に決めればよい。
【0009】従来では、所定の入力数、パラメータ数以
上の演算マクロを設計することができなかったが、本発
明による演算マクロを登録すると、自動的に必要な演算
セル分だけ増殖機能を設定することにより、入力数やパ
ラメータ数の制限がなくなる。そのため、入力数やパラ
メータ数にとらわれない演算マクロを設計することがで
き、従来は実現できなかったプラントの複雑な制御装置
を実現できる。
【0010】
【発明の効果】この発明によれば、演算マクロ中に複数
の演算セルの演算マクロを1つの演算マクロとみなす増
殖機能設定手段を備えているので、入力数、パラメータ
数に制限を受けることなく、複雑な演算マクロを設計す
ることができ、従来であれば複数の演算を組合せて構成
した部分を1つの演算マクロで定義することができる。
また、入力数が可変な演算マクロに対して、わかりやす
い構成フローとなる。
【図面の簡単な説明】
【図1】デジタル制御装置を構成する演算セルを説明す
る図である。
【図2】従来のデジタル制御装置の演算マクロを説明す
る図である。
【図3】本発明の一実施形態デジタル制御装置の演算マ
クロを説明する図である。
【図4】同実施形態デジタル制御装置の演算マクロによ
るAND回路の作成例を示す図である。
【図5】従来のデジタル制御装置の演算マクロによるA
ND回路の作成例を示す図である。
【符号の説明】
1 、C2 、C3 演算セル

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数の演算セルを備え、各演算セルに所望
    の演算マクロを登録してなるデジタル制御装置におい
    て、 演算マクロ中に、複数の演算セルの演算マクロを1つの
    演算マクロとみなす増殖機能設定手段を備えたことを特
    徴とするデジタル制御装置。
JP01266796A 1996-01-29 1996-01-29 デジタル制御装置 Expired - Fee Related JP3751351B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01266796A JP3751351B2 (ja) 1996-01-29 1996-01-29 デジタル制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01266796A JP3751351B2 (ja) 1996-01-29 1996-01-29 デジタル制御装置

Publications (2)

Publication Number Publication Date
JPH09204304A true JPH09204304A (ja) 1997-08-05
JP3751351B2 JP3751351B2 (ja) 2006-03-01

Family

ID=11811730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01266796A Expired - Fee Related JP3751351B2 (ja) 1996-01-29 1996-01-29 デジタル制御装置

Country Status (1)

Country Link
JP (1) JP3751351B2 (ja)

Also Published As

Publication number Publication date
JP3751351B2 (ja) 2006-03-01

Similar Documents

Publication Publication Date Title
JPH09204304A (ja) デジタル制御装置
US6405092B1 (en) Method and apparatus for amplifying and attenuating digital audio
JPH0764766A (ja) 並列計算機における最大・最小値演算方法
JPS63111535A (ja) デ−タ処理装置
JPH01261783A (ja) 回路図の配置方式
JPS622328B2 (ja)
JPH10171509A (ja) プロセス制御装置
JPH01155593A (ja) Romライタ装置管理方式
JPS5452442A (en) Computer for designing material
JPH04239966A (ja) 文書編集処理装置
CN118034026A (zh) 火电机组锅炉炉膛压力控制系统的过程给定信号处理方法
JPH06110693A (ja) ファジー制御装置
JPH04330526A (ja) リローケタブル・アセンブラ
JPS6126165A (ja) デイジタル信号入力装置
JPH04184769A (ja) アドレス生成回路とそれを用いたcd―rom装置
JPS62285129A (ja) 知識獲得処理装置
JPS62135958A (ja) シミユレ−シヨン方式
JPS62160529A (ja) デ−タ処理装置
JPS6165525A (ja) フアジイ激烈和回路
JPS61264482A (ja) 画面変換処理方式
JPS62193311A (ja) 相対アドレシング回路
JPH0231208A (ja) プログラミングユニット
JPH0425922A (ja) データ属性の管理方式
JPS61289431A (ja) デ−タフロ−計算機における多方向分岐方式
JPS6184782A (ja) リミツタ装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040621

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040811

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051207

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees