JPH0126183B2 - - Google Patents

Info

Publication number
JPH0126183B2
JPH0126183B2 JP56055137A JP5513781A JPH0126183B2 JP H0126183 B2 JPH0126183 B2 JP H0126183B2 JP 56055137 A JP56055137 A JP 56055137A JP 5513781 A JP5513781 A JP 5513781A JP H0126183 B2 JPH0126183 B2 JP H0126183B2
Authority
JP
Japan
Prior art keywords
layer
trench
groove
substrate
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56055137A
Other languages
English (en)
Other versions
JPS56157058A (en
Inventor
Arunuu Jatsuku
Toneru Yujenu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS56157058A publication Critical patent/JPS56157058A/ja
Publication of JPH0126183B2 publication Critical patent/JPH0126183B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/012—Manufacture or treatment of static induction transistors [SIT], e.g. permeable base transistors [PBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/192—Base regions of thyristors
    • H10D62/206—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/291—Gate electrodes for thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/20—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising photovoltaic cells in arrays in or on a single semiconductor substrate, the photovoltaic cells having planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Photovoltaic Devices (AREA)
  • Die Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は表面からアクセスできる深部に配置さ
れたグリツドを有する半導体構造の製造方法に関
する。
［従来の技術］ 大電力のバイポーラトランジスタ、ゲートター
ンオフ・サイリスタ、接合型の電力用縦型電界効
果トランジスタ等のような違つた型の分離または
合成の半導体部品においては、半導体のウエハ主
面に平行にこのウエハ内に位置するグリツドの形
での深部に配置された層がある。
この深い層は、これが作られる従来技術の通常
の製造方法によつて、現在、技術的には埋設グリ
ツドと云われている。実際には、この方法は、半
導体基板から出発して、形成しようとするグリツ
ドの伝導型に対応する伝導型の添加原子を注入
し、次にこの基板上の一層または多層のエピタキ
シアル層を形成して、場合によつてはその中に一
層または多層の拡散を形成することからなる。こ
のような構造は添付第１図に略図されている。基
板１がエピタキシアル層２で覆われていてエピタ
キシアル層内に拡散ゾーン３が形成されている。
埋込まれた層すなわちグリツド４は基板１とエピ
タキシアル層２の境界部にある。半導体ウエハの
上表面と埋込みグリツド４の間には深い拡散部に
よつて接触が行なわれている。多数の実用例では
グリツド４は、極めて細かく明確に定められたピ
ツチを有していなければならない。更にこのグリ
ツドは一般に半導体装置をターンオフするために
役立つ。したがつて、グリツド層の横方向の抵抗
は出来るだけ小さいことが必要である。グリツド
層のドーピングレベルは極めて高くなければなら
ない。しかし、ドーピングレベルが高いと、グリ
ツドの網目が詰らず所定の厚みを持つように、最
初の注入層から拡散範囲を極めて正確に制御する
ことがむずかしくなる。この拡散の制御は、特
に、基板上に作られるべき他の層の形成のために
他の熱拡散を施さなければならない場合に、非常
に微妙に行われる。さらに、エピタキシアル層を
形成している間に、注入された添加物の寄生拡散
（他の処理と共に起る好ましくない拡散）も生ず
ることがある。
［発明が解決しようとする課題］ 之等の欠陥は、最近多くの装置で数ミクロン程
度のグリツドの網寸法を実用的に得るために多く
の試みがなされているので、特に注目されなけれ
ばならない。更に基板上にデポジツトされたエピ
タキシアル層を用いるというそのことのために、
エピタキシアル層と基板間の界面レベルでグリツ
ド網間に装置の正常な動作に必要な空間電荷を発
達されることができない。
本発明の目的は、従来技術の埋込みグリツド装
置の構造上または製造上の欠陥を緩和する、深い
グリツドの半導体装置を作る新しい方法を提供す
るにある。
この目的および他の目的を達成するために、本
発明は近年採用されている技術によつてエピタキ
シアル層の下に埋込まれた層を包含しない、深い
グリツドの半導体装置の構造の製造を提供する。
［課題を解決するための手段］ 本発明は、シリコン基板上で単純に行われる。
この場合、異なつた伝導型および／またはドー
ピングレベルを具えた異なつた層を有するシリコ
ン本体から半導体装置を作る特定の方法は、 上面を窒化シリコンの層で被覆し、 窒化シリコンに開孔を設けてチエツカ模様（ご
盤縞模様）にＵ型溝を形成するように異方性エツ
チングを行ない、 溝の壁部を酸化し、溝の底部の酸化層を除去
し、場合によつては溝を深めるために補足的な異
方性エツチングを行ない、 溝を高濃度にドーブした多結晶シリコンで充填
し、 溝の、シリカで保護されていない位置の下の基
板中に添加物を拡散させるために加熱を行ない、
溝内の多結晶シリコンの上面を酸化させてシリカ
層を形成し、 窒化シリコン層を選択的に除去し、 溝を満たしている多結晶シリコンに接触を生ぜ
しめるために、シリカ層の選択された位置に開孔
を設け、 金属被覆をデポジツトさせ、 シリコン基板表面と接触している主電極と、多
結晶シリコンと接触している電極、即ちグリツド
電極を分離するために金属被覆をエツチングする
工程からなつている。
Ｕ型の溝の底でシリカ層を除く工程は、アルゴ
ンまたは硼素を用いたイオン衝撃でエツチング
し、イオンの注入を受けたこのシリカ層を例えば
弗化水素酸と弗化アンモニウムとの混合物のよう
な適当なエツチング液で選択的にエツチングして
行なわれる。
本発明の之等の目的、特色及び利点その他は添
付図面を参照し、特定の具体例に対する次の記載
に詳細に記載されている。
［実施例］ 本実施例で製作された半導体装置は、異なつた
伝導型および／またはドーピングレベルの半導体
層間に例えば接合部１１，１２を有する半導体本
体を具えている。突出ゾーン１４は溝１５で区画
されている。これ等の溝の側壁上部は絶縁材の層
１６で被覆され、溝の底および絶縁層１６で絶縁
されていない側壁部分は、選択されたドーピング
レベルと伝導型をもつゾーン１７で取囲まれてい
る。
溝の内部には、ゾーン１７とオーミツク接触を
し、ゾーン１７が存在しないときには溝の底とオ
ーミツクまたは非オーミツクの直接接触をする電
気伝導材（以下、伝導材と記す）１５が満たさ
れ、それによつて該伝導材１５は、半導体本体の
上面の電極１８と溝の底に接触している層または
ゾーンとの間の電気伝導層として働く。もう１つ
の電極２０は上面の溝のない部分と電気的に接触
している。
溝を充している伝導材１５の上部は絶縁層１９
で絶縁されていて、この絶縁層１９に少数の窓２
１が設けられていて、金属被覆１８と各溝を充す
伝導材１５との間の接触を保証している。その結
果、上面と接触する金属層２０は連続にすること
ができ、各溝に対向する金属層２０の部分に隙間
を設ける必要が除かれる。
したがつて、深いグリツド構造は、従来技術の
埋込みグリツド構造に比較して特に次の点から生
ずる多くの構造上の利点を備えている。すなわ
ち、拡散ゾーン１７は溝の側面の絶縁された部分
１６によつて明確に区画されていること、上面と
主電極との接触グリツド電極の接触とは同一平面
で行われ、それらの接触の形成が単純化されるこ
と、最後に、かつ特に、特定例について後に詳細
に記載されるように、上記の構造は異なつた寸法
の極小型を得る場合にも簡単な方法で製造される
ことができることである。
半導体基板１０がシリコン基板である特定の場
合には、シリコン基板の面方位は（１、１、０）
に選択される。溝１５は異方性エツチングで基板
に形成される。このエツチングは、第４図の上面
図で示されているように、角度70゜と110゜の平行
四辺形を形成するのが望ましい。溝用の絶縁材１
６はシリカが望ましく、これらの溝を充す伝導材
１５はドープされた多結晶シリコンであり、グリ
ツドのゾーン１７は、多結晶シリコンに当初含ま
れていた添加原子を基板内に拡散させて生成され
た拡散ゾーンであるのが望ましい。金属被覆１８
と２０はアルミニウム被覆が好ましい。例えば平
行六面体グリツドを備えた実際の装置は次の寸法
特性で形成される。
溝の深さの全長 ：５〜50ミクロン 溝間距離 ：10〜15ミクロン 溝幅 ：３〜５ミクロン 層１７の幅または深さ ：２〜３ミクロン 溝長 ：0.5〜１mm 第４図の上面図に示すように装置がくし型
（digit）構造である場合には、グリツドのいくつ
かの点で開孔２１と接触する金属被覆１８の指状
部は30〜50ミクロン程度の幅を有している。
次に、第２乃至第４図に示されているような構
造を、シリコン基板（１、１、０）上に形成する
方法を第５図乃至第１０図を参照して詳細に記載
する。
第５図はシリコン本体１０を示し、該シリコン
本体は接合部１１と１２を備えていて上面には窒
化シリコン（Si3N4）で成る保護層３１が形成さ
れている。窒化シリコン層の選定された部分に
は、例えば第４図の上面図に示す平行四辺形のチ
エツカ模様の開孔が形成される。窒化シリコン層
のこれらの開孔は、ウエハの異方性エツチングを
行なつて第６図に示すＵ形の溝３２を設けるため
のエツチングマスクとして役立つ。開孔の縁は
（２、１、１）の方向に並び、側面は（１、１、
１）面で形成される。酸化雰囲気内での加熱工程
により、、溝の壁を酸化させてシリカ（SiO2）絶
縁層１６を形成することができる。
イオン注入、例えばアルゴンまたは硼素のイオ
ン注入は、溝３２の底のシリカ層に施されるよう
にウエハ面に対して垂直入射で行なわれる。次
に、適当な割合のエツチング液を用いて、溝の壁
やウエハの表面の窒化物層をエツチングせずにイ
オン注入を受けた溝の底を選択的にエツチングす
ることができる。
第７図に略図が示されているように、このよう
にして溝の底の酸化層を取り除いた後に、まだＵ
字形を保つている溝を深くするため補足の異方性
エツチングが行なわれる。このようにして、上部
がシリカ層１６で絶縁され、最も深い部分が中間
層なしに基板のシリコン内に貫入する溝が得られ
る。補足のエツチングが行なわれなければ、溝の
底だけに基板のシリコンが表われる。次に比較的
低い温度（600℃以下）でデポジツトを行う現存
の技術で、溝をドープされた多結晶シリコン８
（例えばP+型（硼素））で満たす。
第９図に示すように、装置の上面上にある過剰
の多結晶シリコンは適当なエツチング処理、例え
ばプラズマエツチングで取除かれ、次に、加熱が
行なわれて溝の上部にシリカ層１９が形成される
と共に、多結晶シリコン１５内に含まれる添加原
子（例えば硼素）を基板に拡散させてゾーン１７
を確実に形成させる。然しながら、装置によつて
はゾーン１７を形成する必要がないことがある。
第１０図に示されている工程では、窒化シリコ
ン層３１が除かれている。その後、シリカ層１９
に接続孔が形成され、装置の上下の面は例えばア
ルミニウムで金属被覆される。さらに、シリカ層
にあけられた開孔の位置で多結晶シリコン１５と
接続するグリツド電極から主電極を分離するた
め、上面のアルミニウム層はエツチングされる。
このようにして、装置が、第２ないし第４図に示
されているように形成される。
本発明の一利点によると、グリツド層１７を形
成する工程は製造方法の最終工程の一つであり、
この工程の後には他の拡散工程、すなわち加熱ら
しい加熱は行なわれない。したがつて、ゾーン１
７の、溝からの深さまたは厚みは極めて正確に制
御される。第１図に示されている型の極めて細か
いピツチの埋込みグリツド構造を形成することを
技術的に難しくするエキソ拡散（exodiffusion）
の現象は、このようにして避けられる。
例えば第６図に図示されている溝の酸化層のエ
ツチングと層１７の形成方法に関する限り、本発
明の製造方法には種々の変形があることは勿論で
ある。後者（層１７）は、第７図に示されている
状態の構造から添加物を注入または拡散して作る
ことができ、これに次いで溝を充たす多結晶シリ
コン１５が配置される。この方法によつて、P+
接合の拡散と、P+型多結晶シリコン１５の充填
によるグリツドの横方向伝導度とを独立に制御す
ることができる。本発明の変形例によれば、溝を
充す伝導物質は、多結晶シリコンの代りに、シリ
コンと白金、タングステンまたはモリブデンのよ
うな耐熱金属との化合物であつてもよく、この化
合物は多結晶シリコンより低い抵抗の伝導材を構
成する。シリコンと耐熱金属との化合物のような
化合物が用いられる場合において、もし層１７を
形成する必要があるときには、これ等の層の注入
が予め行なわれる。シリコンと耐熱金属との化合
物の利点は、多結晶シリコンのように表面上で酸
化することができることである。酸化工程でシリ
コンと耐熱金属間で分離が生じる傾向があり、シ
リコンはシリカに変化して酸化ゾーンの周縁にあ
らわれ、これが抵抗性を更に改善する。本発明
は、シリコン基板の場合でも、異方性エツチング
で溝を形成することに限定されない。イオンエツ
チングで幅が極めて狭い深溝を形成する技術も現
在知られている。技術的および経済的考察から、
溝形成のための上記の方法かまたは他の公知の方
法が選ばれる。
本発明の応用例 (1) 埋込ベースグリツドの大電力トランジスタの
製造 第１１図に示されているように、このトラン
ジスタはＰ型ベース４１上にN+型エミツタ４
０と、N-型層によつて形成されたコレクタ上
にN+型表面層４３を含んでいる。次に、Ｐ型
ベース内にP+の高いドーピングレベルでベー
スグリツドを形成するか、ベース層の異なる位
置との直接の接触を作ることが望ましい。本発
明においては、溝は、底がＰ型のベース４１に
開口するように形成される。P+型拡散ゾーン
１７を施さなくとも簡単に多数のベース接触が
作られ、または拡散ゾーン１７を作ることによ
つて、高いドーピングレベルの深いグリツドが
効果的作られる。
(2) ゲートターンオフ・サイリスタの製造 このサイリスタは、第１１図に示すトランジ
スタの構造とは層４３がＰ型層でＮ型層でない
こと以外は、構造が同様である。
(3) 縦型接合の電界効果トランジスタの製造 この構造は内部にP+型グリツドが形成され
ているＮ型基板を具える。
(4) 平型多接合の太陽電池（第１２図）の製造 この電池またはダイオード配列体はN-型基
板上にN+型の層４４を具えている。基板の下
面は集光された入射光ビームＬを受ける反射防
止層４６で被覆されている。この応用例では、
溝は一工程で造られてN+型層４４を通してN-
型層４５に侵入する。溝の底は、例えば前記し
たように、P+型にドープした多結晶シリコン
１５から形成されたP+型の層１７上に位置し
ている。本発明の変形例で述べたようにP+型
ゾーン１７は、溝を伝導材１５で充す前に溝の
底における注入によつて形成されてもよい。従
来の多接合の横型（MJH）構造に比較して、
本発明の方法で形成された構造は非常に小型化
されているという長所がある。それは従来の構
造では隣接したN+とP+のゾーンは、むだな空
間に相当する低レベルのドーピングゾーンで分
離されなければならないからである。さらに、
溝を充す伝導層１５とダイオードを被覆する金
属被覆２０との境で上記のように絶縁層１９を
形成することにより、広い面積の金属被覆を、
すべてのN+ゾーンの接触に用いると共に放熱
板上に設置することができ、溝との接触は太陽
電池の縁または外周で行なうことができるよう
にすることができる。
［発明の効果］ 本発明は、他の多くの応用をなしうることは勿
論のことである。上記の記載および特許請求の範
囲に用いられているグリツドという用語は、チエ
ツカー模様でない他の形例えば環状または離れた
ゾーンを組合わせた形をもつ、半導体本体の深い
限られた領域を表わすものとして理解されなけら
ばならない。
事実、後者の応用及び前記の応用に関する限
り、本発明の長所は、前記の方法によつて半導体
ウエハ上に最小面積を占める溝を形成して、深部
にある層に到達することができるという点にある
ということが理解される。一方第１図参照番号５
で示すように（従来技術）、深い層に接続するた
めに拡散を降下させて作られたタツプは、半導体
ウエハ上の相当広い面積を占める。さらに、その
ような拡散の降下によつて分離した層間で短絡ま
たは寄生接合（不必要な接合）を生じないように
層の配置に注意しなければならない。これに反し
て本発明の方法では、溝は少なくともその側面の
一部にわたつて絶縁されているので、半導体ウエ
ハの深い層と表面との間にある層との短絡の危険
が避けられ、その結果、或る種の半導体装置の設
計全般にわたり単純化されることになる。
図面に戻つて、半導体の表現の分野での通常の
用法にしたがつて、層と構造の種々の寸法は、す
べての図について、または同じ図面の内部でも表
示されていない。さらに第２図から第４図に関す
る限り、これらの図面は同じ実施例の別個の面に
対するものでもない。まず、第４図は溝のチエツ
カ模様の構造を示し、第３図は電極２０の下の溝
の長さ方向に対する垂直断面に相当し、第４図
は、くし型の主電極２０とグリツド電極１８の配
置と共に、グリツドへアクセスするための開孔２
１の配置を例示している。一方第２図はチエツカ
模様に属しない単一溝の縦断面図で、第２図のグ
リツド金属被覆１８と窓２１は第４図の例には対
応しない。
本発明は上記に明記した例に限定されるもので
はなく、添付特許請求の範囲の分野に含まれる異
なつた変形及び普遍形をも含まれるものである。
【図面の簡単な説明】
第１図は本発明の技術の状態を想到するための
図示したもの、第２図及び第３図は本発明による
深いグリツドの具体例を別個の面で切つた断面図
で、半導体装置の部分的縦断面図、第４図は頂部
斜視図、第５図乃至第１０図は半導体装置の製造
工程を示す図、第１１図と第１２図は本発明の応
用例を示す。 １０……半導体基板、１１，１２……接合部、
１４……突出ゾーン、１５……伝導材、１６……
絶縁層、１７……ゾーン、１８……グリツド電
極、金属被覆、１９……絶縁層、２０……主電
極、金属被覆、２１……開孔、３１……保護層、
３２……溝。

Claims (1)

  1. 【特許請求の範囲】 １ 浅い部分は側面が絶縁され、深い部分は直接
    基板中に入つている溝をもち、表面からアクセス
    可能な深いグリツドを備えた半導体装置の製法に
    おいて、 別個のエツチング用生成物に反応する２つの保
    護用生成物を準備し、 基板を第一の保護用生成物の層で被覆し、 第一の深さの溝を形成し、 前記溝の壁を第二の保護用生成物の層で被覆
    し、 前記溝の底の前記第二の保護用生成物を除去
    し、 前記溝を深くする工程からなることを特徴とす
    る半導体装置の製法。 ２ 前記基板は、窒化シリコン層で被覆されたシ
    リコン基板であり、 溝を設けようとする位置で前記窒化シリコンの
    層に孔を開け、 所定の時間の化学エツチングで第一の深さに溝
    を形成し、 前記溝の壁および底を酸化する酸化工程を行な
    い、 前記溝の底を、化学エツチングに選択的に反応
    させるように、該溝の底をイオン衝撃し、 前記溝の底に付着した、衝撃されたシリカを化
    学エツチングで除去し、 次の化学エツチング工程によつて、決められた
    値だけ前記溝を深くする工程からなる特許請求の
    範囲第１項に記載の方法。 ３ 前記溝を高濃度にドープした多結晶シリコン
    で満たす工程を更に含んでいる特許請求の範囲第
    ２項に記載の方法。 ４ 多結晶シリコン中に含有された添加原子を前
    記溝の底および溝の底に最も近い側壁の部分の近
    傍の基板中に拡散させるように加熱工程を行なう
    工程を含む特許請求の範囲第３項に記載の方法。 ５ 前記溝に収容されている多結晶シリコンの上
    の表面がシリカ絶縁層で被覆されている特許請求
    の範囲第４項に記載の方法。 ６ 前記シリカ絶縁層の一定の位置で多結晶シリ
    コンゾーンへのアクセスを可能にする開孔を設
    け、 前記装置の表面に金属被覆層を均一にデポジツ
    トし、 前記開孔上を通るグリツド電極と前記表面の大
    部分を蔽う主電極とを分離するようにくし型構造
    に前記金属被覆層をエツチングする工程を含み、
    金属電極が装置の表面に形成される、特許請求の
    範囲第５項に記載の方法。
JP5513781A 1980-04-14 1981-04-14 Semiconductor device and method of manufacturing same Granted JPS56157058A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8008270A FR2480501A1 (fr) 1980-04-14 1980-04-14 Dispositif semi-conducteur a grille profonde accessible par la surface et procede de fabrication

Publications (2)

Publication Number Publication Date
JPS56157058A JPS56157058A (en) 1981-12-04
JPH0126183B2 true JPH0126183B2 (ja) 1989-05-22

Family

ID=9240808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5513781A Granted JPS56157058A (en) 1980-04-14 1981-04-14 Semiconductor device and method of manufacturing same

Country Status (6)

Country Link
US (1) US4520552A (ja)
EP (1) EP0038238B1 (ja)
JP (1) JPS56157058A (ja)
AT (1) ATE9856T1 (ja)
DE (1) DE3166545D1 (ja)
FR (1) FR2480501A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983535A (en) * 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
JPS5936971A (ja) * 1982-08-26 1984-02-29 Toyo Electric Mfg Co Ltd 半導体装置の埋込みゲ−ト形成法
JPS5965481A (ja) * 1982-10-06 1984-04-13 Nec Corp 半導体装置
US4661202A (en) * 1984-02-14 1987-04-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US4688069A (en) * 1984-03-22 1987-08-18 International Business Machines Corporation Isolation for high density integrated circuits
EP0178387B1 (de) * 1984-10-19 1992-10-07 BBC Brown Boveri AG Abschaltbares Leistungshalbleiterbauelement
US4616404A (en) * 1984-11-30 1986-10-14 Advanced Micro Devices, Inc. Method of making improved lateral polysilicon diode by treating plasma etched sidewalls to remove defects
JPH0715989B2 (ja) * 1984-12-24 1995-02-22 株式会社日立製作所 半導体装置
US4685198A (en) * 1985-07-25 1987-08-11 Matsushita Electric Industrial Co., Ltd. Method of manufacturing isolated semiconductor devices
US4689871A (en) * 1985-09-24 1987-09-01 Texas Instruments Incorporated Method of forming vertically integrated current source
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
US4711017A (en) * 1986-03-03 1987-12-08 Trw Inc. Formation of buried diffusion devices
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US5034785A (en) * 1986-03-24 1991-07-23 Siliconix Incorporated Planar vertical channel DMOS structure
US4745087A (en) * 1987-01-13 1988-05-17 Advanced Micro Devices, Inc. Method of making fully self-aligned bipolar transistor involving a polysilicon collector contact formed in a slot with an oxide sidewall
US4799095A (en) * 1987-07-06 1989-01-17 General Electric Company Metal oxide semiconductor gated turn off thyristor
US4835586A (en) * 1987-09-21 1989-05-30 Siliconix Incorporated Dual-gate high density fet
US4845051A (en) * 1987-10-29 1989-07-04 Siliconix Incorporated Buried gate JFET
FR2624307B1 (fr) * 1987-12-02 1990-05-18 Rosencher Emmanuel Transistor a base permeable
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US4839309A (en) * 1988-03-30 1989-06-13 American Telephone And Telegraph Company, At&T Technologies, Inc. Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion
JP2593524B2 (ja) * 1988-07-25 1997-03-26 株式会社東芝 半導体装置の製造方法
US5084418A (en) * 1988-12-27 1992-01-28 Texas Instruments Incorporated Method of making an array device with buried interconnects
JP2689606B2 (ja) * 1989-05-24 1997-12-10 富士電機株式会社 絶縁ゲート電界効果型トランジスタの製造方法
US5213994A (en) * 1989-05-30 1993-05-25 Motorola, Inc. Method of making high voltage semiconductor device
JPH0330334A (ja) * 1989-06-28 1991-02-08 Toshiba Corp バイポーラトランジスタの製造方法
US5066603A (en) * 1989-09-06 1991-11-19 Gte Laboratories Incorporated Method of manufacturing static induction transistors
US5077228A (en) * 1989-12-01 1991-12-31 Texas Instruments Incorporated Process for simultaneous formation of trench contact and vertical transistor gate and structure
US5179038A (en) * 1989-12-22 1993-01-12 North American Philips Corp., Signetics Division High density trench isolation for MOS circuits
EP0616727B1 (en) * 1991-12-09 2003-02-26 Pacific Solar Pty Ltd Buried contact, interconnected thin film and bulk photovoltaic cells
DE4300986C2 (de) * 1992-01-17 1999-08-26 Mitsubishi Electric Corp Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben
JPH06342846A (ja) * 1993-04-07 1994-12-13 Mitsubishi Electric Corp トレンチ分離構造を有する半導体装置およびその製造方法
US5369052A (en) * 1993-12-06 1994-11-29 Motorola, Inc. Method of forming dual field oxide isolation
US5554568A (en) * 1994-12-27 1996-09-10 United Microelectronics Corporation Polysilicon trench and buried polysilicon wall device structures
US5856700A (en) * 1996-05-08 1999-01-05 Harris Corporation Semiconductor device with doped semiconductor and dielectric trench sidewall layers
US5846865A (en) * 1996-11-12 1998-12-08 United Microelectronics Corp. Method of fabricating flat-cell mask read-only memory (ROM) devices
US6913955B1 (en) * 2002-10-01 2005-07-05 T-Ram, Inc. Method of manufacturing a thyristor device with a control port in a trench
US6878993B2 (en) * 2002-12-20 2005-04-12 Hamza Yilmaz Self-aligned trench MOS junction field-effect transistor for high-frequency applications
US7964499B2 (en) * 2008-05-13 2011-06-21 Samsung Electronics Co., Ltd. Methods of forming semiconductor solar cells having front surface electrodes
US8293645B2 (en) * 2010-06-30 2012-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming photovoltaic cell

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3913124A (en) * 1974-01-03 1975-10-14 Motorola Inc Integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector including fabrication method therefor
JPS5368582A (en) * 1976-11-30 1978-06-19 Mitsubishi Electric Corp Junction type field effect transistor
JPS5368178A (en) * 1976-11-30 1978-06-17 Handotai Kenkyu Shinkokai Fet transistor
NL191683C (nl) * 1977-02-21 1996-02-05 Zaidan Hojin Handotai Kenkyu Halfgeleidergeheugenschakeling.
JPS53147469A (en) * 1977-05-27 1978-12-22 Nippon Telegr & Teleph Corp <Ntt> Vertical field effect transistor and production of the same
JPS542077A (en) * 1977-06-08 1979-01-09 Hitachi Ltd Semiconductor switching element
JPS54117690A (en) * 1978-03-03 1979-09-12 Mitsubishi Electric Corp Production of semiconductor device
GB2026237A (en) * 1978-07-19 1980-01-30 Texas Instruments Ltd Junction gate field effect transistors
US4353086A (en) * 1980-05-07 1982-10-05 Bell Telephone Laboratories, Incorporated Silicon integrated circuits

Also Published As

Publication number Publication date
US4520552A (en) 1985-06-04
FR2480501B1 (ja) 1984-05-25
FR2480501A1 (fr) 1981-10-16
EP0038238A1 (fr) 1981-10-21
JPS56157058A (en) 1981-12-04
ATE9856T1 (de) 1984-10-15
EP0038238B1 (fr) 1984-10-10
DE3166545D1 (en) 1984-11-15

Similar Documents

Publication Publication Date Title
JPH0126183B2 (ja)
US6274437B1 (en) Trench gated power device fabrication by doping side walls of partially filled trench
US5019522A (en) Method of making topographic pattern delineated power MOSFET with profile tailored recessed source
US4984055A (en) Semiconductor device having a plurality of conductive layers and manufacturing method therefor
KR100227766B1 (ko) 반도체 장치 및 그 제조 방법
US6872611B2 (en) Method of manufacturing transistor
US4895810A (en) Iopographic pattern delineated power mosfet with profile tailored recessed source
US5045903A (en) Topographic pattern delineated power MOSFET with profile tailored recessed source
EP0083816B1 (en) Semiconductor device having an interconnection pattern
US5182234A (en) Profile tailored trench etch using a SF6 -O2 etching composition wherein both isotropic and anisotropic etching is achieved by varying the amount of oxygen
EP0055521B1 (en) Method of filling a groove in a semiconductor substrate
JP2004522305A (ja) トレンチゲート半導体デバイスおよびそれらの製造方法
KR100244825B1 (ko) 반도체장치 및 그 제조방법
EP0193116A2 (en) Method of manufacturing a semiconductor device having a trench
US6087224A (en) Manufacture of trench-gate semiconductor devices
KR100272051B1 (ko) 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
GB2347014A (en) Vertical power MOS / IGBT devices
US4979010A (en) VLSI self-aligned bipolar transistor
US5089434A (en) Mask surrogate semiconductor process employing dopant-opaque region
US5256583A (en) Mask surrogate semiconductor process with polysilicon gate protection
JP4833391B2 (ja) 向上した半導体トレンチｍｏｓ装置を加工する方法
EP0300514A1 (en) Semiconductor device with a sidelong contact structure, and its manufacture
EP0253538B1 (en) A vlsi self-aligned bipolar transistor
US4910575A (en) Semiconductor integrated circuit and its manufacturing method