JPH0126227B2 - - Google Patents
Info
- Publication number
- JPH0126227B2 JPH0126227B2 JP54144892A JP14489279A JPH0126227B2 JP H0126227 B2 JPH0126227 B2 JP H0126227B2 JP 54144892 A JP54144892 A JP 54144892A JP 14489279 A JP14489279 A JP 14489279A JP H0126227 B2 JPH0126227 B2 JP H0126227B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fade
- video
- circuit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/9201—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving the multiplexing of an additional signal and the video signal
- H04N5/9206—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving the multiplexing of an additional signal and the video signal the additional signal being a character code signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は、ビデオカメラで撮像したビデオ信号
をビデオレコーダに記録するビデオレコーダシス
テムに関し、特に、フエーダ機能を有するビデオ
レコーダシステムに関する。
をビデオレコーダに記録するビデオレコーダシス
テムに関し、特に、フエーダ機能を有するビデオ
レコーダシステムに関する。
従来より、画像の開始時と終了時には、画像が
次第に現われるようなフエードイン動作と、画像
が次第に消えるようなフエードアウト動作が一般
に行なわれている。このようなフエーダー機能
は、例えば８mmカメラにおいては絞りの調節によ
り実現されている。しかし、ビデオカメラでは、
絞りを閉めるに従つてＳ／Ｎ比が劣化するので、
良好なフエーダー機能を実現することができな
い。
次第に現われるようなフエードイン動作と、画像
が次第に消えるようなフエードアウト動作が一般
に行なわれている。このようなフエーダー機能
は、例えば８mmカメラにおいては絞りの調節によ
り実現されている。しかし、ビデオカメラでは、
絞りを閉めるに従つてＳ／Ｎ比が劣化するので、
良好なフエーダー機能を実現することができな
い。
本発明は、ビデオカメラに備えられるエレクト
リツクビユーフアインダによつてモニターされる
撮像画像の様子を確認しながら確実にフエーダ動
作を行ない得るようにした新規な構成のビデオレ
コーダシステムを提供するものである。
リツクビユーフアインダによつてモニターされる
撮像画像の様子を確認しながら確実にフエーダ動
作を行ない得るようにした新規な構成のビデオレ
コーダシステムを提供するものである。
以下、本発明について、一実施例を示す図面に
従い詳細に説明する。
従い詳細に説明する。
本発明に係るビデオレコーダシステムの一実施
例の構成を第１図のブロツク回路図に示す。この
実施例において、ビデオカメラ１０は、撮像レン
ズ１を介して光電変換面２ａに結像される被写体
像を撮像管２にて撮像する。上記撮像管２の光電
変換面２ａをビーム走査して得られる撮像出力
は、プロセス回路３によりプロセス処理が施さ
れ、該プロセス回路３に縦続接続された電圧制御
型のエリミネータ４および信号加算回路５を介し
て、NTSC方式のビデオ信号としてビデオ出力端
子１０Ａから出力される。上記信号加算回路５
は、プロセス処理の施こされた撮像出力に同期信
号やバースト信号を重畳するような信号加算動作
を行つている。また、このビデオカメラ１０に
は、マイクロホン６が配設されており、該マイク
ロホン６を介して得られるオーデイオ信号が増幅
器７と電圧制御型のアツテネータ８とを介して、
オーデイオ出力端子１０Ｂから出力されるように
なつている。さらに、上記ビデオカメラ１０に
は、撮像している被写体像のフレーミングや画質
状態等をモニターするためのエレクトリツクビユ
ーフアインダ９が装備されており、上記プロセス
回路３あるいは信号加算回路５からのビデオ信号
がスイツチ１１を介して該ビユーフアインダ９に
供給されるようになつている。
例の構成を第１図のブロツク回路図に示す。この
実施例において、ビデオカメラ１０は、撮像レン
ズ１を介して光電変換面２ａに結像される被写体
像を撮像管２にて撮像する。上記撮像管２の光電
変換面２ａをビーム走査して得られる撮像出力
は、プロセス回路３によりプロセス処理が施さ
れ、該プロセス回路３に縦続接続された電圧制御
型のエリミネータ４および信号加算回路５を介し
て、NTSC方式のビデオ信号としてビデオ出力端
子１０Ａから出力される。上記信号加算回路５
は、プロセス処理の施こされた撮像出力に同期信
号やバースト信号を重畳するような信号加算動作
を行つている。また、このビデオカメラ１０に
は、マイクロホン６が配設されており、該マイク
ロホン６を介して得られるオーデイオ信号が増幅
器７と電圧制御型のアツテネータ８とを介して、
オーデイオ出力端子１０Ｂから出力されるように
なつている。さらに、上記ビデオカメラ１０に
は、撮像している被写体像のフレーミングや画質
状態等をモニターするためのエレクトリツクビユ
ーフアインダ９が装備されており、上記プロセス
回路３あるいは信号加算回路５からのビデオ信号
がスイツチ１１を介して該ビユーフアインダ９に
供給されるようになつている。
また、上記ビデオカメラ１０には、これに接続
されるビデオテープレコーダ１２の動作を制御す
るためのスタート／ストツプ・操作スイツチ１３
および、フエーダー動作を切換えるための２連の
３接点スイツチ１４Ａ，１４Ｂが設けられてい
る。上記スタート／ストツプ・操作スイツチ１３
は、その各固定端子１３ａ，１３ｂがモノステー
ブルマルチバイブレータ１９のトリガー入力端子
に接続されているとともに、その可動端子１３ｃ
がビーム電流検出回路１５のPNPトランジスタ
１８のコレクタに接続されている。上記ビーム電
流検出回路１５は、上記撮像管２のカソードに流
れるビーム電流により充電されるコンデンサ１６
の充電電圧にて、オン動作になるNPNトランジ
スタ１７とPNPトランジスタ１８とから構成さ
れており、上記撮像管２にビーム電流が流れてい
ること、すなわち撮像動作を行つていることを検
出している。そこで、上記モノステーブルマルチ
バイブレータ１９は、上記撮像管２による撮像動
作が行われているときに、上記スタート／ストツ
プ・操作スイツチ１３の操作により得られるスタ
ート／ストツプ操作信号によつてトリガーされ
て、チヤタリングの無いスタート信号あるいはス
トツプ信号を発生する。さらに、上記２連の３接
点スイツチ１４Ａ，１４Ｂのうち第１のスイツチ
１４Ａは、その可動端子１４ａが上記モノステー
ブルマルチバイブレータ１９の出力端子に接続さ
れており、その第１および第３の固定端子１４
a1，１４a3がフエーダ制御回路２０のフリツプフ
ロツプ２１のトリガ端子に接続され、さらに、そ
の第２の固定端子１４a2がタイミング制御回路４
０のNPNトランジスタ４１のベースに接続され
ている。さらにまた、上記２連の３接点スイツチ
１４Ａ，１４Ｂのうちの第２のスイツチ１４Ｂ
は、その可動端子１４ｂが正の電源供給端子１０
ａに接続されており、その第３の固定端子１４b3
が上記フエーダ制御回路２０のレベルコンパレー
タ３０の一方の入力端子に接続されている。
されるビデオテープレコーダ１２の動作を制御す
るためのスタート／ストツプ・操作スイツチ１３
および、フエーダー動作を切換えるための２連の
３接点スイツチ１４Ａ，１４Ｂが設けられてい
る。上記スタート／ストツプ・操作スイツチ１３
は、その各固定端子１３ａ，１３ｂがモノステー
ブルマルチバイブレータ１９のトリガー入力端子
に接続されているとともに、その可動端子１３ｃ
がビーム電流検出回路１５のPNPトランジスタ
１８のコレクタに接続されている。上記ビーム電
流検出回路１５は、上記撮像管２のカソードに流
れるビーム電流により充電されるコンデンサ１６
の充電電圧にて、オン動作になるNPNトランジ
スタ１７とPNPトランジスタ１８とから構成さ
れており、上記撮像管２にビーム電流が流れてい
ること、すなわち撮像動作を行つていることを検
出している。そこで、上記モノステーブルマルチ
バイブレータ１９は、上記撮像管２による撮像動
作が行われているときに、上記スタート／ストツ
プ・操作スイツチ１３の操作により得られるスタ
ート／ストツプ操作信号によつてトリガーされ
て、チヤタリングの無いスタート信号あるいはス
トツプ信号を発生する。さらに、上記２連の３接
点スイツチ１４Ａ，１４Ｂのうち第１のスイツチ
１４Ａは、その可動端子１４ａが上記モノステー
ブルマルチバイブレータ１９の出力端子に接続さ
れており、その第１および第３の固定端子１４
a1，１４a3がフエーダ制御回路２０のフリツプフ
ロツプ２１のトリガ端子に接続され、さらに、そ
の第２の固定端子１４a2がタイミング制御回路４
０のNPNトランジスタ４１のベースに接続され
ている。さらにまた、上記２連の３接点スイツチ
１４Ａ，１４Ｂのうちの第２のスイツチ１４Ｂ
は、その可動端子１４ｂが正の電源供給端子１０
ａに接続されており、その第３の固定端子１４b3
が上記フエーダ制御回路２０のレベルコンパレー
タ３０の一方の入力端子に接続されている。
上記フエーダ制御回路２０のフリツプフロツプ
２１は、その肯定出力端子が逆流阻止ダイオード
２２を介して上記レベルコンパレータ３０の一方
の入力端子に接続されており、また、その否定出
力端子が抵抗２３とコンデンサ２４で構成した積
分回路２５を介してNPNトランジスタ２６のベ
ースに接続されている。このNPNトランジスタ
２６は、そのコレクタが正の電源供給端子１０ａ
に接続されており、また、そのエミツタが抵抗２
７を介して負の電源供給端子１０ｂに接続されて
いるとともに逆流阻止ダイオード２８を介して出
力用NPNトランジスタ２９のベースに接続され
ている。さらに、上記レベルコンパレータ３０
は、その一方の入力端子に抵抗３１とコンデンサ
３２とで形成した時定数回路３３が接続されてお
り、また、その他方の入力端子が正の電源供給端
子１０ａと接地との間に直列接続した分割抵抗３
４，３５の接続中点に接続されており、一方の入
力端子に供給される信号の信号レベルについて該
分割抵抗３４，３５により定められたコンパレー
タレベルにてレベル弁別を行つている。このレベ
ルコンパレータ３０の出力端子は、逆流阻止ダイ
オード３６と抵抗３７との並列回路を介して、上
記出力用NPNトランジスタ２９のベースと接地
との間に直列接続した逆流防止ダイオード３８と
コンデンサ３９との接続中点に接続されている。
すなわち、上記レベルコンパレータ３０の出力端
子は、上記抵抗３７とコンデンサ３９とで形成し
た時定数回路４２を介して出力用NPNトランジ
スタ２９のベースに接続されている。上記出力用
NPNトランジスタ２９のエミツタは上述のエリ
ミネータ４およびアツテネータ８の各制御端子に
接続されている。
２１は、その肯定出力端子が逆流阻止ダイオード
２２を介して上記レベルコンパレータ３０の一方
の入力端子に接続されており、また、その否定出
力端子が抵抗２３とコンデンサ２４で構成した積
分回路２５を介してNPNトランジスタ２６のベ
ースに接続されている。このNPNトランジスタ
２６は、そのコレクタが正の電源供給端子１０ａ
に接続されており、また、そのエミツタが抵抗２
７を介して負の電源供給端子１０ｂに接続されて
いるとともに逆流阻止ダイオード２８を介して出
力用NPNトランジスタ２９のベースに接続され
ている。さらに、上記レベルコンパレータ３０
は、その一方の入力端子に抵抗３１とコンデンサ
３２とで形成した時定数回路３３が接続されてお
り、また、その他方の入力端子が正の電源供給端
子１０ａと接地との間に直列接続した分割抵抗３
４，３５の接続中点に接続されており、一方の入
力端子に供給される信号の信号レベルについて該
分割抵抗３４，３５により定められたコンパレー
タレベルにてレベル弁別を行つている。このレベ
ルコンパレータ３０の出力端子は、逆流阻止ダイ
オード３６と抵抗３７との並列回路を介して、上
記出力用NPNトランジスタ２９のベースと接地
との間に直列接続した逆流防止ダイオード３８と
コンデンサ３９との接続中点に接続されている。
すなわち、上記レベルコンパレータ３０の出力端
子は、上記抵抗３７とコンデンサ３９とで形成し
た時定数回路４２を介して出力用NPNトランジ
スタ２９のベースに接続されている。上記出力用
NPNトランジスタ２９のエミツタは上述のエリ
ミネータ４およびアツテネータ８の各制御端子に
接続されている。
さらに、また、上記レベルコンパレータ３０の
出力端子は、上記タイミング制御回路４０を形成
するPNPトランジスタ４３およびNPNトランジ
スタ４４の各ベースにコンデンサ４５，４６およ
び抵抗４７，４８から成る微分回路を介して接続
されている。上記NPNトランジスタ４４のコレ
クタは、NPNトランジスタ４９のコレクタとと
もに制御出力端子１０Ｃに共通接続されている。
出力端子は、上記タイミング制御回路４０を形成
するPNPトランジスタ４３およびNPNトランジ
スタ４４の各ベースにコンデンサ４５，４６およ
び抵抗４７，４８から成る微分回路を介して接続
されている。上記NPNトランジスタ４４のコレ
クタは、NPNトランジスタ４９のコレクタとと
もに制御出力端子１０Ｃに共通接続されている。
そして、上述の如き構成のビデオカメラ１０
は、上記ビデオ出力端子１０Ａ、オーデイオ出力
端子１０Ｂおよび制御出力端子１０Ｃが、ビデオ
テープレコーダ１２のビデオ入力端子１２Ａ、オ
ーデイオ入力端子１２Ｂ、制御入力端子１２Ｃに
それぞれ接続されている。
は、上記ビデオ出力端子１０Ａ、オーデイオ出力
端子１０Ｂおよび制御出力端子１０Ｃが、ビデオ
テープレコーダ１２のビデオ入力端子１２Ａ、オ
ーデイオ入力端子１２Ｂ、制御入力端子１２Ｃに
それぞれ接続されている。
そこで、上述の如き構成の実施例では、上記２
連の３接点スイツチ１４Ａ，１４Ｂが第１図に示
したように各可動端子１４ａ，１４ｂと各第１の
固定端子１４a1，１４b1とを接続した状態に設定
されている場合に、次のようなフエーダ動作を行
うことができる。
連の３接点スイツチ１４Ａ，１４Ｂが第１図に示
したように各可動端子１４ａ，１４ｂと各第１の
固定端子１４a1，１４b1とを接続した状態に設定
されている場合に、次のようなフエーダ動作を行
うことができる。
すなわち、ビデオカメラ１０の撮像管２が正常
に撮像動作を行つている状態では、該撮像管２の
カソードに流れるビーム電流によつてビーム電流
検出回路１５のコンデンサ１６が第２図Ａに示す
ように充電されて、該ビーム電流検出回路１５を
構成しているNPNトランジスタ１７およびPNP
トランジスタ１８が上記コンデンサ１６の充電電
圧によりオン動作状態に保持されるので、スター
ト／ストツプ操作スイツチ１３の可動端子１３Ｃ
が第２図Ｂに示すようにハイレベルに保持され
る。なお、上記第２図Ａに示したt1はビデオカメ
ラ１０の電源を投入したタイミングを示してい
る。そして、上記ビーム電流検出回路１５の
PNPトランジスタ１８がオン動作状態にある期
間T1中、すなわち撮像管２が正常な撮像動作を
行つている期間中に、上記スタート／ストツプ操
作スイツチ１３を操作すると、第２図Ｃに示すよ
うなスタート操作信号およびストツプ信号が、そ
の操作タイミングt2，t3に発生され、モノステー
ブルマルチバイブレータ１９をトリガーする。上
記スタート操作信号およびストツプ操作信号は、
スタート／ストツプ操作スイツチ１３によるチヤ
タリングを含んでいるが、モノステーブルマルチ
バイブレータ１９により第２図Ｄに示すように波
形整形される。このモノステーブルマルチバイブ
レータ１９により波形整形されたスタート操作信
号およびストツプ操作信号は、第１のスイツチ１
４Ａの可動端子１４ａと第１の固定端子１４a1と
を通じてフリツプフロツプ２１に供給され、該フ
リツプフロツプ２１をトリガーする。このフリツ
プフロツプ２１は、上記スタート操作信号の前縁
の立上りにてセツト動作状態にトリガーされ、上
記ストツプ操作信号の前縁の立上りにてリセツト
動作状態にトリガーされる。このフリツプフロツ
プ２１から得られる第２図Ｅに示すように期間
T2だけハイレベルとなるような肯定出力信号は、
レベルコンパレータ３０で所定のコンパレータレ
ベルにてレベル弁別される。このレベルコンパレ
ータ３０はその一方の入力端子側に抵抗３２とコ
ンデンサ３１とによる時定数回路３３が配設され
ているので、その時定数で設定された期間T3だ
け、上記ストツプ操作信号のタイミングt3よりも
遅れたタイミングt4にて後縁が立下る第２図Ｆに
示すような弁別出力信号を出力する。また、上記
フリツプフロツプ２１からの第２図Ｇに示すよう
な肯定出力信号が積分回路２５を介してベースに
供給されているNPNトランジスタ２６は、上記
積分回路２５を構成している抵抗２３とコンデン
サ２４とによる時定数にて傾斜の設定された、第
２図Ｈに示すような傾斜台波形状の出力信号をエ
ミツタから出力する。そして、上記NPNトラン
ジスタ２６のエミツタに得られる出力信号と上記
レベルコンパレータ３０からの弁別出力信号と
が、逆流阻止用ダイオード２８，３６，３８で構
成したアナログ加算回路を介してベースに供給さ
れる出力用トランジスタ２９は、第２図Ｉに示す
ような鋸歯状波形状のフエードイン信号およびフ
エードアウト信号をエミツタから出力する。上記
フエードアウト信号は、その立上りの傾斜が上記
抵抗２３とコンデンサ２４とによる積分回路２５
の時定数で定められ、その立下りの傾斜が上記コ
ンデンサ３９と抵抗３７とによる時定数回路４２
の時定数で定められている。上記出力用NPNト
ランジスタ２９から得られる各フエーダ信号は、
上記ビデオ信号系に配設したエリミネータ４およ
びオーデオ信号系に配設したアツテネータ８によ
る各信号減衰量を、その信号レベルに応じて同時
に制御する。
に撮像動作を行つている状態では、該撮像管２の
カソードに流れるビーム電流によつてビーム電流
検出回路１５のコンデンサ１６が第２図Ａに示す
ように充電されて、該ビーム電流検出回路１５を
構成しているNPNトランジスタ１７およびPNP
トランジスタ１８が上記コンデンサ１６の充電電
圧によりオン動作状態に保持されるので、スター
ト／ストツプ操作スイツチ１３の可動端子１３Ｃ
が第２図Ｂに示すようにハイレベルに保持され
る。なお、上記第２図Ａに示したt1はビデオカメ
ラ１０の電源を投入したタイミングを示してい
る。そして、上記ビーム電流検出回路１５の
PNPトランジスタ１８がオン動作状態にある期
間T1中、すなわち撮像管２が正常な撮像動作を
行つている期間中に、上記スタート／ストツプ操
作スイツチ１３を操作すると、第２図Ｃに示すよ
うなスタート操作信号およびストツプ信号が、そ
の操作タイミングt2，t3に発生され、モノステー
ブルマルチバイブレータ１９をトリガーする。上
記スタート操作信号およびストツプ操作信号は、
スタート／ストツプ操作スイツチ１３によるチヤ
タリングを含んでいるが、モノステーブルマルチ
バイブレータ１９により第２図Ｄに示すように波
形整形される。このモノステーブルマルチバイブ
レータ１９により波形整形されたスタート操作信
号およびストツプ操作信号は、第１のスイツチ１
４Ａの可動端子１４ａと第１の固定端子１４a1と
を通じてフリツプフロツプ２１に供給され、該フ
リツプフロツプ２１をトリガーする。このフリツ
プフロツプ２１は、上記スタート操作信号の前縁
の立上りにてセツト動作状態にトリガーされ、上
記ストツプ操作信号の前縁の立上りにてリセツト
動作状態にトリガーされる。このフリツプフロツ
プ２１から得られる第２図Ｅに示すように期間
T2だけハイレベルとなるような肯定出力信号は、
レベルコンパレータ３０で所定のコンパレータレ
ベルにてレベル弁別される。このレベルコンパレ
ータ３０はその一方の入力端子側に抵抗３２とコ
ンデンサ３１とによる時定数回路３３が配設され
ているので、その時定数で設定された期間T3だ
け、上記ストツプ操作信号のタイミングt3よりも
遅れたタイミングt4にて後縁が立下る第２図Ｆに
示すような弁別出力信号を出力する。また、上記
フリツプフロツプ２１からの第２図Ｇに示すよう
な肯定出力信号が積分回路２５を介してベースに
供給されているNPNトランジスタ２６は、上記
積分回路２５を構成している抵抗２３とコンデン
サ２４とによる時定数にて傾斜の設定された、第
２図Ｈに示すような傾斜台波形状の出力信号をエ
ミツタから出力する。そして、上記NPNトラン
ジスタ２６のエミツタに得られる出力信号と上記
レベルコンパレータ３０からの弁別出力信号と
が、逆流阻止用ダイオード２８，３６，３８で構
成したアナログ加算回路を介してベースに供給さ
れる出力用トランジスタ２９は、第２図Ｉに示す
ような鋸歯状波形状のフエードイン信号およびフ
エードアウト信号をエミツタから出力する。上記
フエードアウト信号は、その立上りの傾斜が上記
抵抗２３とコンデンサ２４とによる積分回路２５
の時定数で定められ、その立下りの傾斜が上記コ
ンデンサ３９と抵抗３７とによる時定数回路４２
の時定数で定められている。上記出力用NPNト
ランジスタ２９から得られる各フエーダ信号は、
上記ビデオ信号系に配設したエリミネータ４およ
びオーデオ信号系に配設したアツテネータ８によ
る各信号減衰量を、その信号レベルに応じて同時
に制御する。
また、上記レベルコンパレータ３０からの弁別
出力信号は、タイミング制御回路４０のPNPト
ランジスタ４４およびNPNトランジスタ４５の
各ベースに、コンデンサ４５，４６と抵抗４７，
４８として形成した微分回路を介して供給されて
おり、その前縁および後縁のタイミングt2，t4に
て、上記各トランジスタ４３，４４をオン動作状
態にならしめ、第２図Ｊに示すようなスタート命
令信号およびストツプ命令信号を出力させる。従
つて、このようなフエーダ制御回路２０およびタ
イミング制御回路４０を供えるビデオカメラ１０
に接続されているビデオテープレコーダ１２は、
該ビデオカメラ１０側において、スタート／スト
ツプ操作スイツチ１３の操作により制御出力端子
１０Ｃから出力されるスタート命令信号およびス
トツプ命令信号によつて、記録動作が制御され、
第２図Ｋに示す期間T4中に記録動作を行う。
出力信号は、タイミング制御回路４０のPNPト
ランジスタ４４およびNPNトランジスタ４５の
各ベースに、コンデンサ４５，４６と抵抗４７，
４８として形成した微分回路を介して供給されて
おり、その前縁および後縁のタイミングt2，t4に
て、上記各トランジスタ４３，４４をオン動作状
態にならしめ、第２図Ｊに示すようなスタート命
令信号およびストツプ命令信号を出力させる。従
つて、このようなフエーダ制御回路２０およびタ
イミング制御回路４０を供えるビデオカメラ１０
に接続されているビデオテープレコーダ１２は、
該ビデオカメラ１０側において、スタート／スト
ツプ操作スイツチ１３の操作により制御出力端子
１０Ｃから出力されるスタート命令信号およびス
トツプ命令信号によつて、記録動作が制御され、
第２図Ｋに示す期間T4中に記録動作を行う。
上記ビデオテープレコーダ１２における記録動
作の開始時には、上記フエーダ制御回路２０から
のフエードイン信号によつて、エリミネータ４お
よびアツテネータ８が制御されて、ビデオ信号お
よびオーデオ信号の信号レベルが次第に上昇して
所定の信号レベルとなるようなフエードイン動作
を行うことができる。なお、上記フエードイン動
作を行なう直前まで、被写体像をエレクトリツ
ク・ビユーフアインダ９にてモニターして、その
フレーミングや画質等の状態を確認することがで
きる。また、上記ビデオテープレコーダ１２にお
ける記録動作を停止する場合には、ビデオカメラ
１０側でスタート／ストツプ操作スイツチ１３を
再び操作すると、ビデオ信号およびオーデオ信号
の信号レベルを次第に落すようなフエードアウト
動作を行つて、このフエード動作が完了してから
上記ビデオテープレコーダ１２の記録動作を完了
することができる。また、上記フエードアウト動
作が完了したら再たび撮像状態を上記ビユーフア
インダ９にてモニターすることができるようにし
てある。なお、ビデオテープレコーダ１２の記録
動作を停止させるのに時間遅れを一般に伴うの
で、上記時間遅れの間、フエードアウト動作状態
を持続せしめるような時定数回路４２が抵抗３７
とコンデンサ３９とによつて構成されている。
作の開始時には、上記フエーダ制御回路２０から
のフエードイン信号によつて、エリミネータ４お
よびアツテネータ８が制御されて、ビデオ信号お
よびオーデオ信号の信号レベルが次第に上昇して
所定の信号レベルとなるようなフエードイン動作
を行うことができる。なお、上記フエードイン動
作を行なう直前まで、被写体像をエレクトリツ
ク・ビユーフアインダ９にてモニターして、その
フレーミングや画質等の状態を確認することがで
きる。また、上記ビデオテープレコーダ１２にお
ける記録動作を停止する場合には、ビデオカメラ
１０側でスタート／ストツプ操作スイツチ１３を
再び操作すると、ビデオ信号およびオーデオ信号
の信号レベルを次第に落すようなフエードアウト
動作を行つて、このフエード動作が完了してから
上記ビデオテープレコーダ１２の記録動作を完了
することができる。また、上記フエードアウト動
作が完了したら再たび撮像状態を上記ビユーフア
インダ９にてモニターすることができるようにし
てある。なお、ビデオテープレコーダ１２の記録
動作を停止させるのに時間遅れを一般に伴うの
で、上記時間遅れの間、フエードアウト動作状態
を持続せしめるような時定数回路４２が抵抗３７
とコンデンサ３９とによつて構成されている。
また、この実施例では、上記２連の３接点スイ
ツチ１４Ａ，１４Ｂの各可動端子１４ａ，１４ｂ
と各第２の固定端子１４a2，１４b2とを接続する
ように設定しておけば、上記フエーダ制御回路２
０にモノステーブルマルチバイブレータ１９から
の出力信号が供給されないので、上述の如きフエ
ーダ動作を行わずに、ビデオテープレコーダ１２
の動作のみを、スタート／ストツプ操作スイツチ
１３にて制御することができる。さらに、上記ス
イツチ１４Ａ，１４Ｂの各可動端子１４ａ，１４
ｂと第３の固定端子１４a3，１４b3とを接続する
ように設定しておけば、フエーダ制御回路２０の
レベルコンパレータ３０はその一方の入力端子が
正の電源電圧につられてしまうので、タイミング
制御回路４０からスタート命令信号およびストツ
プ命令信号を出力することなく、フエーダ動作の
みを、スタート／ストツプ操作スイツチ１３に連
動して行うことができる。
ツチ１４Ａ，１４Ｂの各可動端子１４ａ，１４ｂ
と各第２の固定端子１４a2，１４b2とを接続する
ように設定しておけば、上記フエーダ制御回路２
０にモノステーブルマルチバイブレータ１９から
の出力信号が供給されないので、上述の如きフエ
ーダ動作を行わずに、ビデオテープレコーダ１２
の動作のみを、スタート／ストツプ操作スイツチ
１３にて制御することができる。さらに、上記ス
イツチ１４Ａ，１４Ｂの各可動端子１４ａ，１４
ｂと第３の固定端子１４a3，１４b3とを接続する
ように設定しておけば、フエーダ制御回路２０の
レベルコンパレータ３０はその一方の入力端子が
正の電源電圧につられてしまうので、タイミング
制御回路４０からスタート命令信号およびストツ
プ命令信号を出力することなく、フエーダ動作の
みを、スタート／ストツプ操作スイツチ１３に連
動して行うことができる。
なお、上述の実施例では、ビデオカメラ１０か
らNTSC方式のビデオ信号を出力するようにして
あるが、PAL方式のビデオ信号を出力するよう
にしても、同様な動作を行うことができる。ま
た、カラーエンコーダから周波数変調されたクロ
マ信号の出力されるようなSECAM方式のビデオ
信号をビデオカメラから出力するには、例えば、
第３図に示すように、撮像管からの撮像出力信号
について、輝度信号プロセス回路３Ａを介してプ
ロセス処理を施こした輝度信号をその信号ライン
中に配設した第１のエリミネータ４Ａを介して信
号混合器５′に供給するとともに、カラープロセ
ス処理回路３Ｂにてプロセス処理を施こした色差
信号の信号ライン中に配設した第２のエリミネー
タ４Ｂを介してSECAMエンコーダ３Ｃに供給
し、このエンコーダ３Ｃよりクロマ信号を上記信
号混合器５′に供給するようにして、上記第１お
よび第２のエリミネータ４Ａ，４Ｂを、上述のフ
エーダ制御回路にて制御すれば良い。
らNTSC方式のビデオ信号を出力するようにして
あるが、PAL方式のビデオ信号を出力するよう
にしても、同様な動作を行うことができる。ま
た、カラーエンコーダから周波数変調されたクロ
マ信号の出力されるようなSECAM方式のビデオ
信号をビデオカメラから出力するには、例えば、
第３図に示すように、撮像管からの撮像出力信号
について、輝度信号プロセス回路３Ａを介してプ
ロセス処理を施こした輝度信号をその信号ライン
中に配設した第１のエリミネータ４Ａを介して信
号混合器５′に供給するとともに、カラープロセ
ス処理回路３Ｂにてプロセス処理を施こした色差
信号の信号ライン中に配設した第２のエリミネー
タ４Ｂを介してSECAMエンコーダ３Ｃに供給
し、このエンコーダ３Ｃよりクロマ信号を上記信
号混合器５′に供給するようにして、上記第１お
よび第２のエリミネータ４Ａ，４Ｂを、上述のフ
エーダ制御回路にて制御すれば良い。
上述の実施例の説明からも明らかなように、本
発明に係るビデオレコーダシステムでは、撮像部
からのビデオ出力を処理する信号処理回路と、上
記信号処理回路による処理の施されたビデオ信号
の信号レベルを制御するエリミネータと、上記エ
リミネータにより信号レベルの制御されたビデオ
信号をビデオテープレコーダおよび電子ビユーフ
アインダに供給する回路と、上記撮像部からのビ
デオ出力レベルを急落させてから定常レベルまで
次第に上昇せしめるフエードイン動作と、上記撮
像部からのビデオ出力レベルを所定レベルから次
第に落とし再び所定レベルまで戻すフエードアウ
ト動作を上記エリミネータの動作制御により行う
フエーダ制御回路と、上記フエーダ制御回路の動
作を上記ビデオテープレコーダの記録スタート／
ストツプ操作に関連せしめ、上記ビデオテープレ
コーダの記録スタート操作時にフエードイン動作
を行い、上記ビデオテープレコーダの記録ストツ
プ操作時にフエードアウト動作を行うタイミング
制御回路とを備え、上記撮像部等への電源投入後
から上記フエードイン動作中およびフエードアウ
ト動作中を除いた全ての動作期間に亘つて、上記
電子ビユーフアインダにより上記撮像部からのビ
デオ出力を上記定常レベルでモニタ可能にしたこ
とによつて、フエードイン動作の直前およびフエ
ードアウト動作直後の被写体像のモニターをビユ
ーフアインダにて行うことが可能となり、適正な
フレーミングあるいは画質状態にてフエーダ動作
を確実に行うことができ、所期の目的を十分に達
成できる。
発明に係るビデオレコーダシステムでは、撮像部
からのビデオ出力を処理する信号処理回路と、上
記信号処理回路による処理の施されたビデオ信号
の信号レベルを制御するエリミネータと、上記エ
リミネータにより信号レベルの制御されたビデオ
信号をビデオテープレコーダおよび電子ビユーフ
アインダに供給する回路と、上記撮像部からのビ
デオ出力レベルを急落させてから定常レベルまで
次第に上昇せしめるフエードイン動作と、上記撮
像部からのビデオ出力レベルを所定レベルから次
第に落とし再び所定レベルまで戻すフエードアウ
ト動作を上記エリミネータの動作制御により行う
フエーダ制御回路と、上記フエーダ制御回路の動
作を上記ビデオテープレコーダの記録スタート／
ストツプ操作に関連せしめ、上記ビデオテープレ
コーダの記録スタート操作時にフエードイン動作
を行い、上記ビデオテープレコーダの記録ストツ
プ操作時にフエードアウト動作を行うタイミング
制御回路とを備え、上記撮像部等への電源投入後
から上記フエードイン動作中およびフエードアウ
ト動作中を除いた全ての動作期間に亘つて、上記
電子ビユーフアインダにより上記撮像部からのビ
デオ出力を上記定常レベルでモニタ可能にしたこ
とによつて、フエードイン動作の直前およびフエ
ードアウト動作直後の被写体像のモニターをビユ
ーフアインダにて行うことが可能となり、適正な
フレーミングあるいは画質状態にてフエーダ動作
を確実に行うことができ、所期の目的を十分に達
成できる。
第１図は、本発明に係るビデオレコーダシステ
ムの一実施例を示すブロツク回路図である。第２
図は上記実施例の動作を説明するための波形図で
ある。第３図は上記実施例に適用されるビデオ信
号処理回路の他の例を示すブロツク図である。 １…撮像レンズ、２…撮像管、３，３Ａ，３Ｂ
…プロセス処理回路、４，４Ａ，４Ｂ…エリミネ
ータ、５，５′…信号混合回路、８…アツテネー
タ、９…エレクトリツク・ビユーフアインダ、１
０…ビデオカメラ、１２…ビデオテープレコー
ダ、１３…スタート／ストツプ操作スイツチ、１
５…ビーム電流検出回路、２０…フエーダ制御回
路、４０…タイミング制御回路、４２…時定数回
路。
ムの一実施例を示すブロツク回路図である。第２
図は上記実施例の動作を説明するための波形図で
ある。第３図は上記実施例に適用されるビデオ信
号処理回路の他の例を示すブロツク図である。 １…撮像レンズ、２…撮像管、３，３Ａ，３Ｂ
…プロセス処理回路、４，４Ａ，４Ｂ…エリミネ
ータ、５，５′…信号混合回路、８…アツテネー
タ、９…エレクトリツク・ビユーフアインダ、１
０…ビデオカメラ、１２…ビデオテープレコー
ダ、１３…スタート／ストツプ操作スイツチ、１
５…ビーム電流検出回路、２０…フエーダ制御回
路、４０…タイミング制御回路、４２…時定数回
路。
Claims (1)
- 【特許請求の範囲】 １ 撮像部からのビデオ出力を処理する信号処理
回路と、 上記信号処理回路による処理の施されたビデオ
信号の信号レベルを制御するエリミネータと、 上記エリミネータにより信号レベルの制御され
たビデオ信号をビデオテープレコーダおよび電子
ビユーフアインダに供給する回路と、 上記撮像部からのビデオ出力レベルを急落させ
てから定常レベルまで次第に上昇せしめるフエー
ドイン動作と、上記撮像部からのビデオ出力レベ
ルを所定レベルから次第に落とし再び所定レベル
まで戻すフエードアウト動作を上記エリミネータ
の動作制御により行うフエーダ制御回路と、 上記フエーダ制御回路の動作を上記ビデオテー
プレコーダの記録スタート／ストツプ操作に関連
せしめ、上記ビデオテープレコーダの記録スター
ト操作時にフエードイン動作を行い、上記ビデオ
テープレコーダの記録ストツプ操作時にフエード
アウト動作を行うタイミング制御回路とを備え、 上記撮像部等への電源投入後から上記フエード
イン動作中およびフエードアウト動作中を除いた
全ての動作期間に亘つて、上記電子ビユーフアイ
ンダにより上記撮像部からのビデオ出力を上記定
常レベルでモニタ可能にしたことを特徴とするビ
デオレコーダシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14489279A JPS5668067A (en) | 1979-11-08 | 1979-11-08 | Video recorder system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14489279A JPS5668067A (en) | 1979-11-08 | 1979-11-08 | Video recorder system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5668067A JPS5668067A (en) | 1981-06-08 |
| JPH0126227B2 true JPH0126227B2 (ja) | 1989-05-23 |
Family
ID=15372766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14489279A Granted JPS5668067A (en) | 1979-11-08 | 1979-11-08 | Video recorder system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5668067A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2540516B2 (ja) * | 1986-06-18 | 1996-10-02 | キヤノン株式会社 | カメラ一体型記録再生装置 |
| JPS63302453A (ja) * | 1987-06-02 | 1988-12-09 | Victor Co Of Japan Ltd | 磁気記録再生装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55946B2 (ja) * | 1971-11-11 | 1980-01-10 | ||
| JPS5126272A (ja) * | 1974-08-24 | 1976-03-04 | Hiroyuki Yamato | Anaakimensetsudansochi |
| JPS5131009U (ja) * | 1974-08-29 | 1976-03-06 |
-
1979
- 1979-11-08 JP JP14489279A patent/JPS5668067A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5668067A (en) | 1981-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827332A (en) | Still video camera with color balance adjustment circuit responsive to shutter release switch and strobe light ready signal | |
| US4544953A (en) | Automatic facusing using slope and peak detection | |
| JPH0126227B2 (ja) | ||
| US5208708A (en) | Copy guard system of a software program used in vtr | |
| CA1112755A (en) | Burst gate circuit | |
| JP2501952B2 (ja) | テレビジョン受像機の画面停止回路 | |
| JPH0520064Y2 (ja) | ||
| JPS5922582U (ja) | 自動色相制御回路 | |
| JPS6214880U (ja) | ||
| JPH0441659Y2 (ja) | ||
| JPS61199390A (ja) | ホワイトバランス装置 | |
| JP3146419B2 (ja) | ビデオカメラ | |
| JPH04114575A (ja) | 映像信号有無判定回路 | |
| JPS6115654Y2 (ja) | ||
| JPS62293Y2 (ja) | ||
| JPS61174893A (ja) | 撮像装置 | |
| JPS5938785Y2 (ja) | 同期分離回路 | |
| JPS6312628Y2 (ja) | ||
| JPH048704Y2 (ja) | ||
| KR970004922Y1 (ko) | 세캄 컬러신호의 게이트 펄스 자동 조절회로 | |
| JP2900455B2 (ja) | Ｖｔｒの色信号処理回路 | |
| JPH0546382Y2 (ja) | ||
| JPH036071Y2 (ja) | ||
| JPH0767160B2 (ja) | 電子スチルカメラ | |
| JPS61236289A (ja) | 撮像装置 |