JPS5938785Y2 - 同期分離回路 - Google Patents

同期分離回路

Info

Publication number
JPS5938785Y2
JPS5938785Y2 JP3383976U JP3383976U JPS5938785Y2 JP S5938785 Y2 JPS5938785 Y2 JP S5938785Y2 JP 3383976 U JP3383976 U JP 3383976U JP 3383976 U JP3383976 U JP 3383976U JP S5938785 Y2 JPS5938785 Y2 JP S5938785Y2
Authority
JP
Japan
Prior art keywords
circuit
resistor
time constant
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3383976U
Other languages
English (en)
Other versions
JPS52124621U (ja
Inventor
邦弘 黒柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3383976U priority Critical patent/JPS5938785Y2/ja
Publication of JPS52124621U publication Critical patent/JPS52124621U/ja
Application granted granted Critical
Publication of JPS5938785Y2 publication Critical patent/JPS5938785Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Description

【考案の詳細な説明】 本考案は、TV受像機等において合成映像信号から同期
信号を分離するための同期分離回路に関する。
従来の此種の回路としては第1図に示すものが知られて
いる。
この第1図に示す回路において、入力端子1には映像増
巾回路(図示せず)で増巾された合成映像信号が供給さ
れるようになっている。
この合成映像信号は、正極性の映像信号であって、トラ
ンジスタ2及び抵抗3から成るエミンタフオロワ回路に
よってインピーダンス変換された後に、コンデンサ5を
介してリーク抵抗4及びクランプ用のダイオード6に供
給される。
なおこれらのコンデンサ5、リーク抵抗4及びフランツ
用ターイオード6によってクランプ回路が構成されてい
る。
この場合、同期信号の期間ではダイオード6を通って流
れろ電流によってコンデンサ5は同期信号の尖頭値1で
充電される。
このコンデンサ5に充電された電荷は、次の映ず象信号
の期間に抵抗4を通して散穿される。
抵抗4及びコンデンサ5で定する放電時の時定数Tは大
きく(例えば30771S)設定され、放電により抵抗
4に発生する電圧がバイアス電圧として増巾器1に供給
されろ。
そして映像信号の振巾が太き(・場合はこのバイアス揚
圧が大きくなってバイアスが深くなり、また映像信号の
振巾が小さい場合はこのバイアス揚圧が小さくなってバ
イアスが浅くなるように作用する。
従って映像信号はその同期信号のレベルが揃った状態(
クランプされた状態)で増巾器7に供給され、ここで同
期信号だけが分離される。
なお、この分離に際して抵抗9及び12の抵抗値が変え
られると、増巾器1のバイアスが変わり、これによって
スライスレベルV(第2図)が変化する。
従ってこれらの抵抗9,12及び増巾器lによって電圧
比較回路が構成されている。
この第1図に示す回路の入力端子1に、第2A図に示す
ような雑音パルス10が混った映像信号11が供給され
た場合は、この雑音パルス10の尖頭で上述したクラン
プが行われろために、増巾器1には第2B図に示すよう
な信号が供給されろ。
従って第2C図に示すように、時間T(Tは前述した抵
抗4及びコンデンサ5による時定数)の間は出力端子8
から同期信号が得られなくなり、同期のとれない状態と
なってしすう。
本考案はこのような問題点に鑑みて考案されたものであ
って、同期信号として得られろパルス列におけろパルス
間の時間間隔が所定値以上となった時、クランプ回路の
時定数を一時的に小さくするようにしたものである。
このように構成することによって、比較的簡単な回路構
成で以って、ノイズ等による同期信号の乱れが少ない同
期分離回路が得られろようにしている。
次に本考案の実施例を第3図〜第8図について説明する
。
第3図は本考案による同期分離回路の原理を示す回路図
である。
なお第3図において第1図と同一の機能を有するものに
は同一の名称及び符号を附してその説明を省略する。
モノマルチ13は、増巾器1から得られる同期パルス列
のパルス間の時間間隔を監視するための監視回路を構成
するものであって、リドリガー型でl。
5H(Hは水平走査期間)の単安定時間を有するモノマ
ルチである。
単安定時間につ(・ては1H以上であれば、他の値、例
えば2〜3Hであってよく、更にこの値は抵抗4及びコ
ンデンサ5で定寸る既述の時定数Tとの関係で決められ
てよい。
このモノマルチ13は増巾器Iの出力である分離された
一期信号によってトリガーされ、そのQ出力は抵抗15
を介してトランジスタ170ベースに供給される。
トランジスタ11のコレクタは抵抗14余斤してダイオ
ード60カンードに接続され、そのエミッタは抵抗16
を介して接地されている。
従ってこのトランジスタ11がオン状態となることによ
って、抵抗14及び抵抗16の直列回路が抵抗4と並列
に挿入されることになり、このために抵抗4及びコンデ
ンサ5で定捷る前述した時定数Tが小さくなることにな
る。
即ち、トランジスタ11及び抵抗14.15,16は、
コンデンサ5、リーク抵抗4及びクランプ用ダイオード
6によって構成されているクランプ回路の時定数を一時
的に小さくする時定数低減回路を構成している。
次にこの第3図に示す回路の動作について第3図及び第
4A図〜第4D図と共に説明する。
入力端子1に正常な映像信号が供給されている間は、モ
ノマルチ13は水平同期信号によってLH毎にトリガー
されるので、そのQ出力はローレベルを保持し、従って
トランジスタ1γはオフ状態を保持する。
この状態での回路動作は前述した第1図に示す従来回路
の正常時の動作と同様である。
−力、入力端子1に第4A図に示す雑音パルス10を含
む映像信号11が供給された場合は、この雑音パルス1
0にクランプされろために同期信号20がクランプレベ
ルからはずれて出力端子8から同期信号として得ろこと
ができない。
従って本来得られるべき同期信号22が無くなるので、
モノマルチ13は雑音パルス10によってトリガーされ
てからl。
5H後に安定状態に反転する。この時モノマルチ13の
Q出力が第4D図にD点の信号として示すように・・イ
レベルに変わるので、トランジスタ11がオン状態に変
わる。
この状態においては抵抗14及び抵抗16の直列回路が
抵抗4と並列に挿入されて時定数Tが小さくなるので、
第3図に示すB点におけろ電位は第4B図に示すように
急激に低下する。
これによって同期信号21がクランプレベルに戻されて
増巾器1の出力として同期信号23が得られる。
この同期信号23はモノマルチ13をトリガーするので
、モノマルチ13は同期信号23が得られた瞬間に単安
定状態に反転する。
この時、モノマルチ13のQ出力は元のローレベルに変
わるので、トランジスタ1γがオフ状態に変わり、時定
数Tも元の大きな値に戻る。
なお以上の説明から明らかなように、抵抗4、コンデン
サ5及びダイオード6から成るクランプ回路の時定数T
は、トランジスタ1γのオン・オフによって2通りに切
換えられるので、これらの2通りの時定数Tをそれぞれ
独立して最良の値となるように設定することができろ。
また以上で述べた動作説明では、雑音パルス10によっ
て一期信号22が得られなくなった場合について説明し
たが、ドロップアウトによって同期信号22が無くなっ
た場合であっても当然、上述の場合と同様の動作が行わ
れる。
次に本考案による同期分離回路の具体的な回路構成を第
5図につ℃・て説明する。
なお第5図において第1図及び第3図と同一機能を有す
るものには向−の名称及び符号を附してその説明を省略
する。
この第5図において、ダイオード24,25及び抵抗2
6は第3図におけろダイオード6に対応するもので、ダ
イオード25と抵抗26の直列回路によってE点を約+
0.7Vに設定し、このE点にダイオード24のアノー
ドを接続することによって同期信号の尖頭(シンクチン
プ)が約OVにクランプされるようにしている。
トランジスタ30及び抵抗2Tから成るエミッタフォロ
ワ回路はインピーダンス変換を目的とするものである。
同期信号は、トランジスタ300ベース・エミッタ間の
順力向特性によってクランプレベルが前述したOVから
約−〇。
7vに下カった状態で、トランジスタ30のエミツタか
ら得られる。
第3図における抵抗4はこのトランジスタ30のベース
からみたエミッタフォロワ回路の入力インピーダンスに
相当する。
トランジスタ1γがオン状態になったときには、抵抗1
4と抵抗16とから戒る直列回路が上記入力インピーダ
ンスと並列に接続されることになる。
コンデンサ31及び抵抗29は、抵抗15を介して供給
されるモノマルチ13のQ出力を微分するものである。
ここで、微分する理由は、Q出力に基づいてクランプ回
路の時定数を小さくしてコンデンサ5に充電された電荷
を急速に放電させるのがトランジスタ1γの目的なので
、トランジスタ1Tは一瞬オン状態となるだけで充分目
的を達成でき、しかも次の瞬間にはクランプ回路の時定
数を元の値に戻すことができるからである。
なお他の回路構成については第3図に示す場合と同様で
ある。
以上で述べた本考案による同期分離回路&rR等のスロ
ー再生又はクイック再生の場合に得られる映像信号に刻
して特に有効である。
即ちこれらのモードにおいて再生ビデオヘッドは第6図
に矢印で示すように複数のビデオトランク33を斜めに
横断して走査され、その際ガートバンド34はホワイト
・ノイズとして再生される。
従って再生映像信号には、第1図及び第8A図に示すよ
うに擬似ノイズ35が含1れる。
従来の同期分離回路ではクランプ回路の時定数が大きい
ために、このような映像信号ではその大部分において同
期信号を取出すことができず、このために画像そのもの
が得られなくなってし45゜上述の同期分離回路によれ
ば、第8A図に示すように擬似ノイズ35が終るA、B
、Cの各点で同期信号が前述したようにしてクランプさ
れるので、A、B、Cの各点で直ちに正常な同期信号(
第8B図)を取り出すことができろ。
従って擬似ノイズ35によるノイズを含んだ画像ではあ
るが、従来回路による場合のように画像そのものが得ら
れなくなることはなく、スロー再生又はクイック再生時
のモニター用としテ充分な画像を得ろことができる。
以上に述べたように、本考案によれば、同期信号として
得られろパルス列におけろパルス間の時間間隔が所定値
以上となった時、クランプ回路の時定数を一時的に小さ
くするようにしたので、比較的簡単な回路構成で以って
、ノイズ、ドロップアウト等の直後の同期信号の乱れが
少ない同期分離回路を得ることが可能となる。
【図面の簡単な説明】
第1図は従来公知の同期分離回路を示す回路図、第2A
図〜第2C図はそれぞれ第1図に示すA、B、Cの各点
におけろ信号を示す波形図、第3図は本考案による同期
分離回路の原理を説明する回路図、第4A図〜第4D図
はそれぞれ第3図に示すA、B、C,Dの各点における
信号を示す波形図、第5図は本考案による同期分離回路
の具体的な回路構成を示す回路図、第6図〜第8図&’
!VTRにおけるスロー再生又はクイック再生に本発明
を適用した場合を説明するもので、第6図は磁気テープ
の平面図、第7図は再生映像信号を示す波形図、第8A
図は第1図に示す再生映像信号の二部を拡大した波形図
、第8Bは第8A図に示す再生映像信号から得られろ同
期信号を示す波形図である。 なお図面に用いられている符号において、4は抵抗、5
はコンデンサ、6はターイオード、13はモノマルチ、
14.15は抵抗、1Tはトランジスタである。

Claims (1)

    【実用新案登録請求の範囲】
  1. 同期信号を含んだ入力信号をクランプ回路を通して電圧
    比較回路に供給し、この電圧比較回路から同期信号とし
    てのパルス列を得ろようにした同期分離回路において、
    上記パルス列におけるパルス間の時間間隔を監視するた
    めの監視回路と、上記クランプ回路の時定数を一時的に
    小さくする時定数低減回路とをそれぞれ設け、上記時間
    間隔が所定値以上となったことが上記監視回路によって
    検出された時、この監視回路からの検出信号によって上
    記時定数低減回路が上記クランプ回路の時定数を一時的
    に小さくするようにしたことを特徴とする同期分離回路
    。
JP3383976U 1976-03-19 1976-03-19 同期分離回路 Expired JPS5938785Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3383976U JPS5938785Y2 (ja) 1976-03-19 1976-03-19 同期分離回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3383976U JPS5938785Y2 (ja) 1976-03-19 1976-03-19 同期分離回路

Publications (2)

Publication Number Publication Date
JPS52124621U JPS52124621U (ja) 1977-09-21
JPS5938785Y2 true JPS5938785Y2 (ja) 1984-10-29

Family

ID=28493246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3383976U Expired JPS5938785Y2 (ja) 1976-03-19 1976-03-19 同期分離回路

Country Status (1)

Country Link
JP (1) JPS5938785Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59146268A (ja) * 1983-02-09 1984-08-22 Matsushita Electric Ind Co Ltd 同期分離装置

Also Published As

Publication number Publication date
JPS52124621U (ja) 1977-09-21

Similar Documents

Publication Publication Date Title
US3846584A (en) Horizontal automatic frequency control circuit
CA1112755A (en) Burst gate circuit
US4580166A (en) Synchronizing signal separator network
JP2515636B2 (ja) ビデオ信号処理装置
KR0176628B1 (ko) 크로마 버어스트 검출 시스템
JP2612515B2 (ja) 同期信号分離装置
EP0298488B1 (en) Video signal processing circuit for VTR signal
JPH0583650A (ja) テレビジヨン受像機の画面停止回路
US5317414A (en) Drop out compensation circuit
JPS643256Y2 (ja)
US5229854A (en) Vertical sync separator
JP2705074B2 (ja) ドロップアウト補償回路
JPS5885680A (ja) 雑音除去回路
KR100270253B1 (ko) 비디오 테이프 재생 장치
JP2549147B2 (ja) クランプ回路
JP2754545B2 (ja) ドロップアウト補償回路
JPH0520064Y2 (ja)
JPH0346631Y2 (ja)
JPH0346630Y2 (ja)
JPH0441659Y2 (ja)
JPH048704Y2 (ja)
JPH0411434Y2 (ja)
JPH0528847Y2 (ja)
JPH0738715B2 (ja) 判別回路
JPH0193887U (ja)