JPH0520064Y2 - - Google Patents
Info
- Publication number
- JPH0520064Y2 JPH0520064Y2 JP1987110984U JP11098487U JPH0520064Y2 JP H0520064 Y2 JPH0520064 Y2 JP H0520064Y2 JP 1987110984 U JP1987110984 U JP 1987110984U JP 11098487 U JP11098487 U JP 11098487U JP H0520064 Y2 JPH0520064 Y2 JP H0520064Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- peak detection
- capacitor
- variable gain
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Receiver Circuits (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、家庭用VTR（ビデオテープレコー
ダ）等における映像信号処理回路のAGC（自動利
得制御）回路に関するものである。
ダ）等における映像信号処理回路のAGC（自動利
得制御）回路に関するものである。
(ロ) 従来の技術
一般に家庭用VTRでは映像信号中の輝度信号
をFM変調してビデオテープに記録するが、その
際前記輝度信号のホワイトピークが一定となるよ
うにAGCをかけてからFM変調する様にしてい
る。第２図は、その様なAGC回路を示す回路図
で、入力端子１からの複合映像信号は、可変利得
増幅回路２で増幅された後、クランプ回路３に印
加される。クランプ回路３で水平同期信号の先端
がクランプされた前記複合映像信号は、加算回路
４及び同期分離回路５に印加される。そして、同
期分離回路５で分離された水平同期信号は、遅延
回路６で遅延された後、更に増幅回路７で増幅さ
れ加算回路４において前記複合映像信号と加算さ
れる。この際遅延され増幅された前記水平同期信
号（以下キードパルスと称す）は、前記複合映像
信号中の水平同期信号のバツクポーチのペデスタ
ル部に位置し、その振幅は前記ペデスタル部から
映像信号のホワイトピークまでの振幅より若干大
きめになる様に設定される。前記キードパルスが
加算された複合映像信号は、ピーク検波回路８で
ピーク検波される。そして、そのピーク検波出力
は直流増幅回路９を介して抵抗１０及びコンデン
サ１１から成る平滑回路１２に印加され、直流電
圧に変換される。そして、前記直流電圧が利得制
御信号として前記可変利得増幅回路２に印加され
る。従つて、可変利得増幅回路２の出力端にはホ
ワイトピークが一定となつた複合映像信号を得る
ことが出来、前記複合映像信号をFM変調回路１
３に印加すればFM変調することが出来る。又、
前記複合映像信号をテレビジヨン受像機１４に印
加すれば、記録されるべき映像信号のモニターを
行なうことが出来る。
をFM変調してビデオテープに記録するが、その
際前記輝度信号のホワイトピークが一定となるよ
うにAGCをかけてからFM変調する様にしてい
る。第２図は、その様なAGC回路を示す回路図
で、入力端子１からの複合映像信号は、可変利得
増幅回路２で増幅された後、クランプ回路３に印
加される。クランプ回路３で水平同期信号の先端
がクランプされた前記複合映像信号は、加算回路
４及び同期分離回路５に印加される。そして、同
期分離回路５で分離された水平同期信号は、遅延
回路６で遅延された後、更に増幅回路７で増幅さ
れ加算回路４において前記複合映像信号と加算さ
れる。この際遅延され増幅された前記水平同期信
号（以下キードパルスと称す）は、前記複合映像
信号中の水平同期信号のバツクポーチのペデスタ
ル部に位置し、その振幅は前記ペデスタル部から
映像信号のホワイトピークまでの振幅より若干大
きめになる様に設定される。前記キードパルスが
加算された複合映像信号は、ピーク検波回路８で
ピーク検波される。そして、そのピーク検波出力
は直流増幅回路９を介して抵抗１０及びコンデン
サ１１から成る平滑回路１２に印加され、直流電
圧に変換される。そして、前記直流電圧が利得制
御信号として前記可変利得増幅回路２に印加され
る。従つて、可変利得増幅回路２の出力端にはホ
ワイトピークが一定となつた複合映像信号を得る
ことが出来、前記複合映像信号をFM変調回路１
３に印加すればFM変調することが出来る。又、
前記複合映像信号をテレビジヨン受像機１４に印
加すれば、記録されるべき映像信号のモニターを
行なうことが出来る。
尚、第２図の如きAGC回路は、例えば実公昭
58−29660号公報に記載されている。
58−29660号公報に記載されている。
(ハ) 考案が解決しようとする問題点
ところで、第２図のAGD回路は、電源投入前
には動作が停止している。その時、ピーク検波回
路８の積分回路１５を構成するコンデンサ１６や
平滑回路１２のコンデンサ１１の電荷は零になつ
ている。この状態で、電源投入を行なつたとする
と前述の如く平滑回路１２のコンデンサ１１の上
端電圧は、零であるので切換えたと同時に可変利
得増幅回路２の利得は最大となり、その出力端に
は設定レベルを越えた大きな振幅の複合映像信号
が発生する。そして、前記複合映像信号がクラン
プ回路３及び加算回路４を介してピーク検波回路
８に印加される。前記ピーク検波回路８は、充電
時定数が短く放電時定数が長く設定されている。
その為、前記複合映像信号が印加されると前述の
大なる振幅のピークが検波され、その検波出力が
直流増幅回路９を介して平滑回路１２に印加され
る。平滑回路１２の時定数は、応答特性の関係か
ら充放電時定数が等しく設定されている。その
為、前記検波出力が印加されると、コンデンサ１
１がすぐに充電され高い直流電圧が発生する。前
記直流電圧のレベルは、通常の利得制御電圧の範
囲を越えている。その為、可変利得増幅回路２の
利得が異常に低下し、その出力端には設定レベル
より著しく低い振幅の複合映像信号が発生する。
前記複合映像信号は、ピーク検波回路８に印加さ
れるが、前記ピーク検波回路８の放電時定数が長
く設定されている為、コンデンサ１６は相変らず
高い電圧を保持しており放電に時間がかかる。そ
の為、平滑回路１２の出力直流電圧も高いレベル
を保持しており、可変利得増幅回路２の利得は低
いままである。従つて、可変利得増幅回路２の出
力端からの複合映像信号は、切換わつてからしば
らくの間異常に低い振幅となつてしまう。この問
題は、特にAGC回路の出力複合映像信号をテレ
ビジヨン受像機１４でモニターする場合に影響が
大となる。すなわち、モニターする場合には切換
えたと同時に可変利得増幅回路２の出力複合映像
信号がテレビジヨン受像機１４に供給される為、
切換えてからしばらくの間、振幅が異常に小さい
複合映像信号を再生することになり、再生画面が
暗くなるという問題が生ずる。
には動作が停止している。その時、ピーク検波回
路８の積分回路１５を構成するコンデンサ１６や
平滑回路１２のコンデンサ１１の電荷は零になつ
ている。この状態で、電源投入を行なつたとする
と前述の如く平滑回路１２のコンデンサ１１の上
端電圧は、零であるので切換えたと同時に可変利
得増幅回路２の利得は最大となり、その出力端に
は設定レベルを越えた大きな振幅の複合映像信号
が発生する。そして、前記複合映像信号がクラン
プ回路３及び加算回路４を介してピーク検波回路
８に印加される。前記ピーク検波回路８は、充電
時定数が短く放電時定数が長く設定されている。
その為、前記複合映像信号が印加されると前述の
大なる振幅のピークが検波され、その検波出力が
直流増幅回路９を介して平滑回路１２に印加され
る。平滑回路１２の時定数は、応答特性の関係か
ら充放電時定数が等しく設定されている。その
為、前記検波出力が印加されると、コンデンサ１
１がすぐに充電され高い直流電圧が発生する。前
記直流電圧のレベルは、通常の利得制御電圧の範
囲を越えている。その為、可変利得増幅回路２の
利得が異常に低下し、その出力端には設定レベル
より著しく低い振幅の複合映像信号が発生する。
前記複合映像信号は、ピーク検波回路８に印加さ
れるが、前記ピーク検波回路８の放電時定数が長
く設定されている為、コンデンサ１６は相変らず
高い電圧を保持しており放電に時間がかかる。そ
の為、平滑回路１２の出力直流電圧も高いレベル
を保持しており、可変利得増幅回路２の利得は低
いままである。従つて、可変利得増幅回路２の出
力端からの複合映像信号は、切換わつてからしば
らくの間異常に低い振幅となつてしまう。この問
題は、特にAGC回路の出力複合映像信号をテレ
ビジヨン受像機１４でモニターする場合に影響が
大となる。すなわち、モニターする場合には切換
えたと同時に可変利得増幅回路２の出力複合映像
信号がテレビジヨン受像機１４に供給される為、
切換えてからしばらくの間、振幅が異常に小さい
複合映像信号を再生することになり、再生画面が
暗くなるという問題が生ずる。
(ニ) 問題点を解決するための手段
本考案は、上述の点に鑑み成されたもので入力
信号が印加される可変利得増幅回路と、該可変利
得増幅回路の出力信号をピーク検波するピーク検
波回路と、該ピーク検波回路の出力信号を平滑
し、利得制御信号として前記可変利得増幅回路に
印加する平滑回路とを備えるAGC回路において、
前記平滑回路の端子電圧が所定値以上となつたこ
とを検出し、前記ピーク検波回路を構成するコン
デンサの強制放電を行なう放電手段を設けたこと
を特徴とする。
信号が印加される可変利得増幅回路と、該可変利
得増幅回路の出力信号をピーク検波するピーク検
波回路と、該ピーク検波回路の出力信号を平滑
し、利得制御信号として前記可変利得増幅回路に
印加する平滑回路とを備えるAGC回路において、
前記平滑回路の端子電圧が所定値以上となつたこ
とを検出し、前記ピーク検波回路を構成するコン
デンサの強制放電を行なう放電手段を設けたこと
を特徴とする。
(ホ) 作用
本考案に依れば、平滑回路の端子電圧が所定値
以上となつたことを検出すると、ピーク検波回路
のコンデンサを強制的に放電させ前記ピーク検波
回路の出力信号を急速に低下させるようにしてい
るので、電源投入時に可変利得増幅回路に加わる
過大な利得制御信号を急速に低下させることが出
来る。
以上となつたことを検出すると、ピーク検波回路
のコンデンサを強制的に放電させ前記ピーク検波
回路の出力信号を急速に低下させるようにしてい
るので、電源投入時に可変利得増幅回路に加わる
過大な利得制御信号を急速に低下させることが出
来る。
(ヘ) 実施例
第１図は、本考案の一実施例を示す回路図で、
１７は第２図のクランプ回路３、加算回路４、同
期分離回路５、遅延回路６及び増幅回路７から成
る信号処理回路、１８はベースに平滑回路１２の
端子電圧が印加され、コレクタがコンデンサ１６
の上端に接続され、放電手段として動作するトラ
ンジスタ、及び１９は前記トランジスタ１８のエ
ミツタとアースとの間に接続された基準電圧設定
用のダイオードである。尚、第１図において第２
図と同一の回路素子については、同一の符号を付
しその説明を省略する。
１７は第２図のクランプ回路３、加算回路４、同
期分離回路５、遅延回路６及び増幅回路７から成
る信号処理回路、１８はベースに平滑回路１２の
端子電圧が印加され、コレクタがコンデンサ１６
の上端に接続され、放電手段として動作するトラ
ンジスタ、及び１９は前記トランジスタ１８のエ
ミツタとアースとの間に接続された基準電圧設定
用のダイオードである。尚、第１図において第２
図と同一の回路素子については、同一の符号を付
しその説明を省略する。
次に動作を説明する。まず電源が投入されてい
ない場合においては、ピーク検波回路８のコンデ
ンサ１６及び平滑回路１２のコンデンサ１１の電
荷は零になつている。この状態から、電源を投入
したとする。すると、切換えた直後は、コンデン
サ１１の端子電圧が零であるから可変利得増幅回
路２の利得は最大となる。その為、入力端子１に
複合映像信号が印加されたとすると、前記複合映
像信号は可変利得増幅回路２で過大に増幅され、
その出力端には設定レベルを越えた大きな振幅の
複合映像信号が発生する。そして、前記複合映像
信号は、信号処理回路１７に印加され、第２図の
場合と同様の信号処理が施された後、ピーク検波
回路８に印加される。すると、ピーク検波回路８
のコンデンサ１６の上端には設定レベル以上の高
い電圧が生じ、該高い電圧に応じた出力信号が、
直流増幅回路９で増幅された後、平滑回路１２に
印加される。その為、平滑回路１２のコンデンサ
１１の上端には設定レベル以上の高い直流電圧す
なわち大きな利得制御信号が発生し、前記利得制
御信号が可変利得増幅回路２に印加される。一
方、前記直流電圧はトランジスタ１８のベースに
印加される。ここで、トランジスタ１８のエミツ
タとアースとの間に接続されるダイオード１９の
数は、可変利得増幅回路２の異常制御が検出され
る様、適当に設定されトランジスタ１８は前記異
常制御時の直流電圧に応じてオンする。すると、
コンデンサ１６に充電されていた過大な電荷は、
トランジスタ１８のコレクタ・エミツタ路及びダ
イオード１９を介して急速に放電される。その
為、前記コンデンサ１６の上端電圧は、nVD＋
VCE（ただし、VDはダイオード１９の立上り電圧、
VCEはトランジスタ１８のコレクタ・エミツタ間
飽和電圧、ｎはダイオード１９の数）まで急速に
低下し、それに応じてピーク検波回路８の出力信
号も低下する。すると、直流増幅回路９の出力信
号のレベルも低下するので、平滑回路１２のコン
デンサ１１の端子電圧は、所定値となる。その
為、コンデンサ１１の上端電圧が低下し可変利得
増幅回路２に印加される利得制御信号のレベルが
低下する。その結果、可変利得増幅回路２の利得
は急速に増加し、入力端子１からの複合映像信号
を所定の利得で増幅するようになる。尚、コンデ
ンサ１１の上端電圧が低下していくと、やがてト
ランジスタ１８がオフとなり、コンデンサ１６の
放電は停止する。
ない場合においては、ピーク検波回路８のコンデ
ンサ１６及び平滑回路１２のコンデンサ１１の電
荷は零になつている。この状態から、電源を投入
したとする。すると、切換えた直後は、コンデン
サ１１の端子電圧が零であるから可変利得増幅回
路２の利得は最大となる。その為、入力端子１に
複合映像信号が印加されたとすると、前記複合映
像信号は可変利得増幅回路２で過大に増幅され、
その出力端には設定レベルを越えた大きな振幅の
複合映像信号が発生する。そして、前記複合映像
信号は、信号処理回路１７に印加され、第２図の
場合と同様の信号処理が施された後、ピーク検波
回路８に印加される。すると、ピーク検波回路８
のコンデンサ１６の上端には設定レベル以上の高
い電圧が生じ、該高い電圧に応じた出力信号が、
直流増幅回路９で増幅された後、平滑回路１２に
印加される。その為、平滑回路１２のコンデンサ
１１の上端には設定レベル以上の高い直流電圧す
なわち大きな利得制御信号が発生し、前記利得制
御信号が可変利得増幅回路２に印加される。一
方、前記直流電圧はトランジスタ１８のベースに
印加される。ここで、トランジスタ１８のエミツ
タとアースとの間に接続されるダイオード１９の
数は、可変利得増幅回路２の異常制御が検出され
る様、適当に設定されトランジスタ１８は前記異
常制御時の直流電圧に応じてオンする。すると、
コンデンサ１６に充電されていた過大な電荷は、
トランジスタ１８のコレクタ・エミツタ路及びダ
イオード１９を介して急速に放電される。その
為、前記コンデンサ１６の上端電圧は、nVD＋
VCE（ただし、VDはダイオード１９の立上り電圧、
VCEはトランジスタ１８のコレクタ・エミツタ間
飽和電圧、ｎはダイオード１９の数）まで急速に
低下し、それに応じてピーク検波回路８の出力信
号も低下する。すると、直流増幅回路９の出力信
号のレベルも低下するので、平滑回路１２のコン
デンサ１１の端子電圧は、所定値となる。その
為、コンデンサ１１の上端電圧が低下し可変利得
増幅回路２に印加される利得制御信号のレベルが
低下する。その結果、可変利得増幅回路２の利得
は急速に増加し、入力端子１からの複合映像信号
を所定の利得で増幅するようになる。尚、コンデ
ンサ１１の上端電圧が低下していくと、やがてト
ランジスタ１８がオフとなり、コンデンサ１６の
放電は停止する。
従つて、可変利得増幅回路１の出力端には電源
投入直後に、所定の振幅の複合映像信号を得るこ
とが出来、前記複合映像信号をFM変調回路１３
に印加すれば切換直後から正しくFM変調するこ
とが出来、又、テレビジヨン受像機１４に供する
ならば、直後から正常にモニターすることが出来
る。
投入直後に、所定の振幅の複合映像信号を得るこ
とが出来、前記複合映像信号をFM変調回路１３
に印加すれば切換直後から正しくFM変調するこ
とが出来、又、テレビジヨン受像機１４に供する
ならば、直後から正常にモニターすることが出来
る。
(ト) 考案の効果
以上述べた如く本考案によればピーク検波回路
と平滑回路とを備えるAGC回路において、平滑
回路の出力直流電圧が所定レベル以上となつたこ
とを検出すると、前記ピーク検波回路内のコンデ
ンサを急速に強制放電させるようにしているの
で、電源投入直後でも所定のレベルの出力信号を
得ることが出来る。その為、実施例の如くAGC
回路の出力複合映像信号をテレビジヨン受像機で
モニターする際、画面に異常な画像が現われるの
を防止出来る。
と平滑回路とを備えるAGC回路において、平滑
回路の出力直流電圧が所定レベル以上となつたこ
とを検出すると、前記ピーク検波回路内のコンデ
ンサを急速に強制放電させるようにしているの
で、電源投入直後でも所定のレベルの出力信号を
得ることが出来る。その為、実施例の如くAGC
回路の出力複合映像信号をテレビジヨン受像機で
モニターする際、画面に異常な画像が現われるの
を防止出来る。
第１図は、本考案の一実施例を示す回路図、及
び第２図は従来のAGC回路を示す回路図。 ２……可変利得増幅回路、８……ピーク検波回
路、１２……平滑回路、１５積分回路、１８……
トランジスタ、１９……ダイオード。
び第２図は従来のAGC回路を示す回路図。 ２……可変利得増幅回路、８……ピーク検波回
路、１２……平滑回路、１５積分回路、１８……
トランジスタ、１９……ダイオード。
Claims (1)
- 入力信号が印加される可変利得増幅回路と、該
可変利得増幅回路の出力信号をピーク検波するピ
ーク検波回路と、該ピーク検波回路の出力信号を
増幅する増幅回路と、該増幅回路の出力信号を平
滑し、利得制御信号として前記可変利得増幅回路
に印加する平滑回路とを備えるAGC回路におい
て、ベースが前記平滑回路を構成するコンデンサ
の一端に接続され、コレクタが前記ピーク検波回
路を構成するコンデンサの一端に接続された検出
トランジスタと、該検出トランジスタのエミツタ
とアースとの間に接続された複数のダイオードと
からなる放電回路を設け、前記平滑回路を構成す
るコンデンサの端子電圧が所定値以上となつたと
き前記トランジスタをオンし、前記ピーク検波回
路を構成するコンデンサの強制放電を行うことを
特徴とするAGC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987110984U JPH0520064Y2 (ja) | 1987-07-20 | 1987-07-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987110984U JPH0520064Y2 (ja) | 1987-07-20 | 1987-07-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6416763U JPS6416763U (ja) | 1989-01-27 |
| JPH0520064Y2 true JPH0520064Y2 (ja) | 1993-05-26 |
Family
ID=31348639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987110984U Expired - Lifetime JPH0520064Y2 (ja) | 1987-07-20 | 1987-07-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520064Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5829660U (ja) * | 1981-08-19 | 1983-02-25 | コスモ工機株式会社 | 非常用貯水装置 |
| JPS59101915A (ja) * | 1982-12-01 | 1984-06-12 | Hitachi Ltd | Ａｇｃ回路 |
-
1987
- 1987-07-20 JP JP1987110984U patent/JPH0520064Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6416763U (ja) | 1989-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4263610A (en) | Controlled output composite keying signal generator for a television receiver | |
| US3898380A (en) | AGC Detector circuit having noise and overload correction capability | |
| US2615089A (en) | Keyed automatic gain control system | |
| US3697883A (en) | Automatic gain control circuit | |
| US3641258A (en) | Sample-and-hold circuit | |
| JPH0520064Y2 (ja) | ||
| US4067048A (en) | Automatic beam current limiter | |
| US5208708A (en) | Copy guard system of a software program used in vtr | |
| CA1112755A (en) | Burst gate circuit | |
| US4937670A (en) | Peak detector with feedback | |
| US4207591A (en) | Gated automatic beam current limiter in a video signal processing system | |
| US5162909A (en) | Television signal processing circuits | |
| US3949418A (en) | Burst gate and backporch clamping circuitry | |
| JPH04229781A (ja) | ビデオ信号処理装置 | |
| JPH067645Y2 (ja) | Ａｇｃ回路 | |
| US3449513A (en) | Dual complementary gate keyed automatic gain control circuit | |
| JP2812490B2 (ja) | 自動利得調整回路 | |
| US3578903A (en) | Control circuits for preventing kinescope color saturation during blooming | |
| US3871022A (en) | Noise and overload protection circuit for synchronous demodulators | |
| JPH0126227B2 (ja) | ||
| JPH0417510B2 (ja) | ||
| JPS5938785Y2 (ja) | 同期分離回路 | |
| US4731838A (en) | AGC circuit used in a CATV receiver | |
| JPS643256Y2 (ja) | ||
| JP2961741B2 (ja) | ブランキング回路 |