JPH01263801A - 冗長化制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種のプラントに用いられる冗長化制御装置
に係り、特に、同期して動作する複数の制御装置の異常
を判定するのに好適な、冗長化制御装置の異常診断に関
する。

〔従来の技術〕

従来の冗長化制御装置には、複数の制御装置から出力さ
れる制御信号が正常であるか否がをチエツクする手段が
設けられている。例えば、特開昭５９−１８４９０４号
公報に記載されているように、複数の制御装置が出力す
る制御信号を取り込み、制御信号を相互に比較して同期
ずれ時間を求め、この同期ずれ時間から異常な制御装置
を判定する異常判定回路を設けて、冗長化制御装置の異
常診断を行なう方法が知られている。

Ｌ発明が解決しようとする課題〕 上記従来の冗長化制御装置の診断方法は、異常診断を一
つの異常判定回路で行なっているため、異常判定回路が
故障した場合、制御装置の異常診断が行なえないといっ
た問題がある。

本発明の目的は、信頼性の高い冗長化制御装置の異常診
断手段を提供することにある。

〔課題を解決するための手段〕

上記目的は、同期化されている冗長化制御装置からの制
御信号を取り込み、これら制御信号を相互に比較して同
期ずれ時間を求め、この同期ずれ時間から異常な制御装
置を判定する異常診断手段を、各制御装置に設けること
により達成される。

〔作用〕

上述のように、同期化された冗長化制御装置からの制御
信号を取り込み、これら制御信号を相互に比較して同期
ずれ時間を求め、この同期ずれ時間から異常な信号を出
力している制御装置を判定する異常診断手段を、各制御
装置に設けることにより、系統の異常診断手段が故障し
ても、他の健全な異常診断手段で制御装置の異常を判定
することができる。

〔実施例〕

以下、本発明の実施例を側面を用いて詳細に説明する、 第１図に本発明の一実施例を示す。図において、三重化
した各々の制御装置１ａ、ｌｂ、ｌｃはセンサ５からの
センサ出力信号１４ａ、１４ｂ。

１４ｃを取り込み、これを演算処理して制御信号として
、信号選択表′ｃ１３に出力する。信号選択装置３は、
入力信号１５ａ、１５ｂ、１５ｃの多数決をとって、こ
れを操作信号として制御対象機器４に出力する。

以下、本実施例について詳細に説明する。各制御表［１
１ａ、ｌｂ、ｌｃ内の演算処理袋Ｂ　１０　ａ　＊１０
ｂ、１０ｃは、センサ５のセンサ出力信号１４ａ、１４
ｂ、１４ｃを取り込み、これを演算処理して制御信号（
ディジタル信号）１５ａ。

１５ｂ、１５ｃを出力する。この制御信号１５ａ。

１５ｂ、１５ｃは、制御装置１ｆｌａ、ｌｂ、ｌｃの異
常を診断するために設けた異常判定回路１３ａ。

１３ｂ、１３ｃ、及び信号選択装置３に入力される。信
号選択装置３は、入力した三つの制御信号１５ａ、１５
ｂ、１５ｃのうち最も確からしい一つの制御信号（多数
決論理をとった信号）を選択して、この制御信号を制御
対象機６４に出力する。

異常判定回路１３ａ、１３ｂ、１３ｃは、制御信号１５
ａ、１５ｂ、１５ｃを取り込み、これら制御信号を相互
に比較して同期ずれ時間を求め、これらの同期ずれ時間
から異常な制御装置を判定し、その結果を表示装置２ａ
、２ｂ、２ｃに出力する。この異常判定回路１３ａ、１
３ｂ、１３ｃの構成を第２図に示す。

以下、第２図、第３図を用いて異常判定回路１３ａ、１
３ｂ、１３ｃを詳細に説明する。

異常判定回路１３ａ、１３ｂ、１３ｃ内の同期ずれ時間
判定部１３０−ａ、１３０−ｂ、１３０−ｃは、二つの
制御信号の同期ずれ時間を求め、この同期ずれ時間があ
らかじめ設定された許容範囲内であるか否かを判定する
。例えば、第３図（ａ）、（ｂ）に示す制御信号１５ａ
、１５ｂが同期ずれ時間判定部１３０−ａに入力される
と、ＦＯＲ１３０１は、第３図（ｄ）に示したように、
二つの制御信号の同期ずれ時間幅を検出する。

ＡＮＤゲート１３０２は、ＥＯＲ１３０１が出力した同
期ずれ時間幅に従い１発振器１３０３からのパルス信号
を出力する。カウンタ１３０４は、ＡＮＤゲート１３０
２が出力したパルス信号をカウントし、カウント数をデ
ィジタルコンパレータ１３０５に出力する。ディジタル
コンパレータ１３０５は、設定器１３０６によってあら
かじめ設定された許容カウント数とカウンタ１３０４が
らの出力であるカウント数とを比較し、カウント数が許
容カウント数を超えていれば、異常判定部１３１に論理
″１”を出力する。このように、同期ずれ時間判定部１
３０−ａは二つの入力信号のずれ時間が許容値を超えて
いるか否かを判定する。

他の同期ずれ時間判定部１３０−ｂ、１３０−ｃも、１
３０−ａと同一である。ここで１例えば、制御装置１ａ
が異常となり、第３図の時刻ｔ１以降で制御信号１５ａ
が論理″１”に縮退故障したとする。上述の動作により
各同期ずれ時間判定回路１３０−ａ、１３０−ｂ、１３
０−ｃ内のＦＯＲゲート（１３０−ｂ、１３０−Ｑにつ
いては図示していない）の出力信号は、それぞれ第３図
（ｄ）、（ｅ）、（ｆ）のようになる。ここで、同期ず
れ時間判定回路１３０−ａ、１３０−ｃ内のＦＯＲゲー
トの出力信号は、時刻ｔ１以降については期間ｔｏ＝ｔ
ｔとは異なり、時間幅の長いパルス信号が出力される。

つまり、制御信号１５ａ。

１５ｂ、１５ｃを相互に比較した結果、１５ａと１５ｂ
、１５ａと１５ｃの同期ずれ時間が長いことが判定でき
る。この結果１５ａが異常であると判定できることにな
るが、その具体的判定手段は、異常判定部１３１として
第２図のように構成している。

異常判定部１３１は、同期ずれ時間判定部１３０−ａ、
１３０−ｂ、１３０　　ｃから入力した三つの信号を組
合せて、ざの制御装置が異常であるかを判定し、結果を
表示装置２ａ、２ｂ。

２ｃに出力する。異常判定部１３１は具体的には、ＦＯ
Ｒゲート１３１１，１３１２，１３１３゜ＮＯＴゲート
１３２１，１３２２，１３２３、ＡＮＤゲート１３３１
．１・３３２．１３３３で構成している。ＡＮＤゲート
１３３１，１３３２゜１３３３の各出力は、それぞれ制
御装置１ａ、制御袋ｒｎ１ｂ、制御装置１１ｃが異常で
あることを示す。

ここで上記例のように、同期ずれ時間判定部１３０−ａ
と１３０−ｃが論理“ｌ”を出力し、１３０−ｂが論理
１１０　ＩＰを出力したとすると。

ＥＯＲゲート１３１１とＥＯＲゲート１３１２は論理１
１１　ＩＩを出力し、ＥＯＲゲート１３１３は論理１１
０　ＪＴを出力する。この結果、ＡＮＤゲート１３１３
の入力は論理“１″、“Ｉｌ′、′１１＋１となるので
出力が論理“１″となる。ＡＮＤゲート１３３２の入力
は論理′Ｉ　Ｑ　Ｈ、ｄｌ　ｌ　ＩＰ　、　ＩＩ　Ｑ　
ＩＩとなるので出力が論理“０″となる。さらに、ＡＮ
Ｄゲート１３３１の入力は論理“１”　４４　Ｑ　ｌ＃
、　１４　ｌ　ＩＩとなるので出力が論理“０”になる
。つまり、ＡＮＤゲート１３３１の出力が論理″１”と
なるので、制御装置１ａが異常であると判定できる。

このように、第２図に示す手段によって、どの制御装置
が異常であるかを判定することができる。

また、上記例では、制御装置１ａの出力が論理ｓｒ　１
　＋ｔに縮退故障する例について説明したが、論理ｕ　
Ｏｕの縮退故障についても同様である。

本実施例によれば、上述の異常診断手段を各制御装置に
設けているので、一系統の異常診断手段が故障しても、
他の健全な異常診断手段で各制御装置の異常を検知する
ことができる。

また、本実施例では、各制御装置が各々の制御装置の診
断結果を表示装置に出力するので、運転員がこれらの結
果を多数決判定することによって、異常診断手段の異常
も判定できる。例えば、すべての制御装置が正常である
場合は、表示装置に何も表示されないはずであるが、こ
の場合に、ある制御装置が異常であると表示されていれ
ば、この結果を出力した制御装置の異常診断手段が異常
であると判断できる。つまり、一つだけ他と異なる診断
結果を出力しているものがあれば、その結果を出力して
いる異常診断手段が異常であると判断できる。

実施例では、演算処理装置１０ａ、１０ｂ。

１０ｃが制御信号１５ａ、１５ｂ、１５ｃを直接信号選
択装置３に出力しているが、第４図に示す実施例は、制
御の継続性を高めるために異常判定回路１３ａ、１３ｂ
、１３ｃの判定結果に基づき、出力回路１１ａ、ｌｌｂ
、ｌｌｃが異常な制御信号に代わり、制御対象機器４に
とって安全側の信号を出力する例を示している。具体的
には、制御対象機器を停止させることが安全側の動作で
あり、そのための操作信号が論理ＩＩ　Ｏ７＋であるな
らば、出力回路から強制的に論理“０″を出力させる。

図中の出力回路１１　ａ、　１　ｌ　ｂ、　１１　ｃの
構成を第５図に示す、この出力回路１１ａ、ｌｌｂ。

１１ｃは、異常判定回路１３ａ、１３ｂ、１３ｃが白系
の演算処理装置（例えば、出力回路１１ａに対して異常
判定回路１３ａと演算処理装置１０ａが対応する）が異
常であることを示す信号を出力回路に出力すると、出力
回路内のスイッチ回路１１０により、演算処理装置から
の制御信号に代って、あらかじめ設定された基準信号Ｓ
Ｓを制御信号として出力する６ また、演算処理装置の自己診断により白系の演算処理装
置が異常である場合に、切換指令を出力回路のＯＲゲー
ト１１１に与えて、基準信号ＳＳを出力することも可能
である。

第１図及び第４図に示す実施例では、制御′！Ａ置の異
常診断手段として、各制御装置毎に異常判定回路を設け
ているが、第６図に示すように演算処理装置１０ａ、１
０ｂ、ｌｏｃによって異常診断をソフト的に処理するこ
ともできる。

以下、各々の演算処理袋［１０ａ〜１０ｃで制御装置の
異常診断を行なう場合の処理方法を詳しく説明する。

第６図は演算処理装置１０ａ〜１０ｃの構成を示してい
る。

制御信号１５ａ〜１５ｃは、ディジタル入力回路（以下
、ＤＩと略す）１ｏ２により取り込まれ、パスライン１
０６を介して中央処理装置（以下、ＣＰＵと略す）１０
１に入力される。ＣＰＵｌ０Ｉは、リードオンリーメモ
リ（以下、ＲＯＭと略す）１０５のプログラムを実行す
ることによりルリ御装置の異常診断を行ない、結果をパ
スライン１０６とディジタル出力回路（以下、ＤＯと略
す）１０３を介して、表示袋［２ａ〜２ｃに出力する。

ランダムアクセスメモリ１０４は、ＣＰＵｌ０Ｉが処理
をする際、−時的に情報を記憶するために用い、プロセ
ス入力回路１０７は、センサ５からの出力信号を取り込
むために用いる。

第７図は演算処理装置が行なう制御装置の異常診断処理
の流れを示している。

演算処理装置１０１は、Ｄ１１０２が取り込んだ制御信
号をパスライン１０６を介して取り込むと、各制御信号
を１５ａと１５ｂ、１５ｂと１５ｃ、１５ｃと１５ａの
組合せで比較し、同期ずれ時間を求める（セクションＡ
）、、次に、求めた同期ずれ時間が許容範囲以内か否か
を判定（セクションＢ、Ｃ，Ｄ、Ｆ、Ｇ）することによ
り。

異常な制御装置を検出する。その後、表示装置２ａに結
果を出力する。例えば、制御装置１ｂが論理１１１　Ｉ
＋に縮退故障した場合、制御信号１５ａと１５ｂ、１５
ｂと１５ｃの同期ずれ時間は許容範囲を超える。この時
の処理経路は、セクションＡ、セクションＢ、セクショ
ンＦ、セクションＧ。

及び、セクションＨとなり、セクションＧによって制御
装置１ｂが異常であると判定し、この結果を表示装置に
出力する（セクションＨ）。

このように、制御装置の異常診断を演算処理装置による
ソフト処理で行なうと、前述の実施例と同様の効果が得
られることはもとより、制御装置の異常を診断するため
の回路を新たに設ける必要がなくなるので、システムを
小型化することができる。

〔発明の効果〕

本発明によれば、一系統の異常診断手段が故障しても、
他の健全な異常診断手段により、制御装置の異常を検出
することができる。

【図面の簡単な説明】

第１図は１本発明の一実施例の異常診断手段を各制御装
置に設けた三重化制御系統図、第２図は異常診断手段と
して設けた異常判定回路図、第３図は異常判定回路内の
同期ずれ時間判定部の動作図、第４図は本発明の他の実
施例の系統図、第５図は第４図の部分詳細図、第６図は
演算処理装置の詳細図、第７図は演算処理装置による制
御装置の異常診断のフローチャートである。 １ａ〜１ｃ・・・制御装置、１０ａ〜１０ｃ・・・演算
処理装置、１３ａ〜１３ｃ・・・異常判定回路、１５ａ
〜１５ｃ・・・制御信号、２８〜２ｃ・・・表示装置、
３・・・信号選択装置、４・・・制御対象機器、ＳＳ・
・・基準信号。

Claims (1)

1. 【特許請求の範囲】 １、制御装置と、前記制御装置が出力する制御信号のう
   ち最も確からしい制御信号を選択し、制御対象機器に出
   力する信号選択装置とを含む冗長化制御装置において、 前記制御装置が出力する前記制御信号を取り込み、前記
   制御信号を相互に比較して同期ずれ時間を求める手段と
   、前記同期ずれ時間が許容範囲内であるか否かを判定す
   る第一判定手段と、前記第一判定手段の結果から異常な
   前記制御装置を判定する第二判定手段とから成る異常診
   断手段を、前記各制御装置に設けたことを特徴とする冗
   長化制御装置。 ２、特許請求の範囲第１項において、 前記異常診断手段が、自系統の前記制御装置が異常であ
   ると判定した場合、前記異常診断手段からの信号により
   、異常が発生した前記制御装置の前記制御信号に代つて
   あらかじめ定めておいた基準信号を出力する手段を、前
   記各制御装置の信号出力段に設けたことを特徴とする冗
   長化制御装置。