JPH01263858A - マルチプロセッサシステム - Google Patents

マルチプロセッサシステム

Info

Publication number
JPH01263858A
JPH01263858A JP9171388A JP9171388A JPH01263858A JP H01263858 A JPH01263858 A JP H01263858A JP 9171388 A JP9171388 A JP 9171388A JP 9171388 A JP9171388 A JP 9171388A JP H01263858 A JPH01263858 A JP H01263858A
Authority
JP
Japan
Prior art keywords
read
bus
data
main memory
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9171388A
Other languages
English (en)
Inventor
Toshiyuki Nakada
中田 登志之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9171388A priority Critical patent/JPH01263858A/ja
Publication of JPH01263858A publication Critical patent/JPH01263858A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチプロセッサシステムに関するものであ
り、特に多数の中央処理装置が必要とされるシステムに
好適で処理能力にも優れたマルチプロセッサシステムに
関するものである。
〔従来の技術〕
従来、マルチプロセッサシステムとして、■単一バス上
に複数個の中央処理装置と主記憶と、そしてバスのアク
セスの排他制御を実現するアービタでシステムを構成す
るようにしたもの、■複数個の中央処理装置と主記憶の
間を多段接続網などの結合網で接続したもの、 ■中央処理装置と主記憶の対を複数個多段接続網などの
結合網で接続したもの、 があり、複数個の中央処理装置と主記憶を含むかかるシ
ステムを構築することができる。
〔発明が解決しようとする課題〕
しかし、■の形態の計算機システムではバスの性能で性
能が決定されるため、10数台以上のプロセッサを結合
することは不可能であるという問題が生じた。また、■
の形態の計算機システムでは中央処理装置と主記憶との
間に接続網が介在するため、全ての主記憶のアクセスに
時間がかかり、また接続網の制御が複雑であるという問
題が生ずる。また、■の形態の計算機システムでは各中
央処理装置の主記憶内のアクセスは高速に実行できるも
のの、他の中央処理装置の主記憶にアクセスする場合、
接続網を経由して、アクセスする主記憶の中央処理装置
にアクセスを依頼して、その中央処理装置の応答を待っ
てアクセスを完了するため、 a)自己の主記憶内のアクセスと他の主記憶へのアクセ
スをプログラムで区別しなければならない、b)他の主
記憶へのアクセスには相手の中央処理装置の協調動作を
必要とするため、アクセス速度が遅く、且つ相手の中央
処理装置の処理も妨げることになる、 などの問題が生ずる。
本発明の目的は、これらの従来の欠点を除去せしめて、
数十台以上の中央処理装置を含むことが可能であり、ま
た、主記憶へのアクセスが高速に実行され、かつ、プロ
グラム上では複数の主記憶に均一にアクセスすることが
可能であるようなマルチプロセッサシステムを提供する
ことにある。
〔課題を解決するための手段〕
本発明のマルチプロセッサシステムは、接続網と、接続
網に接続された複数の単一バスシステムとを備え、 各単一バスシステムは、それぞれ、データ転送用のバス
と、複数プロセッサシステムと、データ転送装置とから
構成され、 単一バスシステムにおける複数プロセッサシステムのそ
れぞれは、 2つのアクセスポートからのデータの読み出し/書き込
み並びにリードモディファイライト操作に対して応答し
、一方のアクセスポー1−が前記バスに接続されている
主記憶と、 前記バスに接続されると共に、主記憶とはその主記憶の
もう一方のアクセスポートを介して接続されていて、主
記憶にはそのアクセスポートを介してデータをアクセス
し、主記憶以外の領域のデータに対してアクセスする場
合には前記バスを用いてデータをアクセスする中央処理
装置とがら成り、 かつ、単一バスシステムにおける各データ転送装置は、
当該単一・バスシステムのnij記ハスと、前記接続網
に接続されており、 前記単一バスシステムのデータ転送装置は、前記バス上
の中央処理装置がそのバス外の主記憶にデータを書き込
もうとしたときは当該中央処理装置に対して書き込み応
答(i号を発生ずる点共に、接続網を経由して当該中央
処理装置がデータを書き込もうとした主記憶が属するハ
スのデータ転送装置にデータの書き込みを依頼し、 前記バス上の中央処理装置がそのハス外の主記憶にデー
タに対する読み出し並びにリードモディファイライト操
作を行った時には当該中央処理装置に対してバスエラー
信号を発生すると共に、データを読み出し並びにリード
モディファイライト操作を行おうとした主記憶が属する
バスのデータ転送装置にデータの読み出し並びにリード
モディファイライト操作の書き込みを依頼し、接続網を
経由して他のデータ転送装置からバス上の主記憶に対す
るデータの書き込み/読み出し並びにリードモディファ
イライト操作が依φ■された場合は、依頼された操作を
その主記憶に対して行うと共に、読み出し/リードモデ
ィファイライト操作の場合には接続網を経由して依頼し
てきたデータ転送装置に読み出し/リードモディファイ
ライト操作の結果を伝え、 前記接続網を経由して依頼した読み出し/リードモディ
ファイライト操作の応答が帰ってきた場合には、読み出
し/リードモディファイライト操作を行おうとした中央
処理装置に読み出し/リードモディファイライト操作を
通知する各動作を行うことを特徴としている。
〔作用〕
本発明では、マルチプロセッサシステムとして、複数個
の中央処理装置を接続したバスシステムを複数個接続網
を用いて接続しているため、前述の単一バス上のシステ
ムとは異なり、数百台の中央処理装置からなる大規模マ
ルチプロセッサシステムを構築する事が可能である。
また、各中央処理装置は、専用アクセスボー1−を用い
て、その中央処理装置に接続された主記憶からは、他の
中央処理装置とのアクセス競合なしに高速にデータをア
クセスすることが可能である。
通常は、中央処理装置の作動するプログラム並びにプロ
セッサでしか用いない(ローカル)データは、その主記
憶に配置されるため、殆どのアクセスは高速に行うこと
が可能である。また、同一データバス上の他のプロセッ
サの主記憶に対しては、データ転送ハスを介してバスの
アクセス競合は存在するものの、基本的には主記憶アク
セス程度の時間でデータにアクセスすることが可能であ
る。
また、他のデータバスに対するアクセスの場合も、」二
層の同一データバス等の場合と同様に、書き込み操作等
のデータアクセス操作が可能であって、プログラム上で
は、当該中央処理装置に専用アクセスポートで接続され
ている主起tiであるか、あるいは同一のもしくは他の
データバス側におけるプロセッサの主記憶であるかに大
きく左右されずに、アクセスすることが可能であり、そ
れらへのアクセスは中央処理装置のプログラムからは区
別する必要はない。
データ転送装置は、具体的には、他のデータバスに対す
るアクセスの場合、書き込み操作に対しては、プロセッ
サの属するデータバスのデータ転送装置が書き込み応答
を行うようにし、この時点でそのプロセッサに関しては
、書き込み操作は終了し、また、他のデータバスに対す
る読み出し並びにリードモディファイライト操作の場合
には、プロセッサの属するデータバスのデータ転送装置
が一旦バスエラー割り込みを発生し、プロセッサの処理
を中断させた後、読み出し並びにリードモディファイラ
イト操作を行う主記憶の属するデータバスのデータ転送
装置に処理を接続網を介して要求し、結果が返って来た
時点で読み出し並びにリードモディファイライト操作を
要求した中央処理装置に処理の完了を通知するようにす
る構成とすることができる。この場合、その中央処理装
置は結果が返って来るまで待たなければならないが、通
常は、複数個のプロセスが単一プロセッサ」二で実行さ
れるので、その中央処理装置は結果が返って来るまで他
の実行可能なプロセスの実行を行えばよい。
上述の如く、本発明により数十台以トの中央処理装置を
含むことが可能で、また、主記憶へのアクセスが高速に
実行され、かつ、プログラム上では全ての主記憶に均一
にアクセスすることが可能であるようなマルチプロセッ
サシステムを提供することが可能となる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を説明するためのブロック図
である。
本システムでは、マルチプロセッサシステムを、以下に
示すような構成からなる単一バスシステムを複数個接続
網に接続することにより実現する。
すなわち、第1図で示すように、複数個のデータ転送バ
ス3−1〜3−nがデータ転送装置2−1〜2−nを介
して接続網lに接続されている。各データ転送バス3−
1〜3−nには複数個のプロセッサ4−1−1〜4−n
−nが接続されている。
第2図は、第1図のプロセッサ(4−1−1〜4−n−
n)の構成を示したものである。各プロセッサ4は演算
を行う中央処理装置5と2個のアクセスポー1−を有す
る主記憶6から構成される。中央処理装置5と主記憶6
とは専用アクセスバス7を介して互いに接続され、中央
処理袋W5と主記憶6とはデータアクセスバス8を介し
てデータ転送バス3に接続されている。
主記憶6と中央処理装置5について、更に具体的に説明
すると、主記憶6は、2個のアクセスポートからのデー
タの読み出し/書き込み並びにリードモディファイライ
ト操作に対して応答し、−方のアクセスポートがデータ
転送バス3に接続されている。
また、中央処理装置5は、前記データ転送バス3並びに
主記憶6とは、主記憶6のもう一方のアクセスポートを
介して接続されており、主記憶6には前記アクセスポー
トを介してデータをアクセスし、前記主記憶以外の領域
のデータに対してアクセスする場合にはデータ転送バス
3を用いて、データをアクセスするものである。
かかる構成のプロセッサ4が、複数のデータ転送バスそ
れぞれについて、それぞれ複数接続されている。
第1図に示した各データ転送装置2−1〜2−nは、図
示の如く、データ転送バス3−1〜3−nと接続網1に
接続されており、以下のi)からiv)までの動作を行
う。すなわち、 i)ハス上の中央処理装置が前記ハス外の主記憶にデー
タを書き込もうとしたときは前記中央処理装置に対して
書き込み応答信号を発生ずるとともに、接′tE綱1を
経由して前記中央処理装置がデータを書き込もうとした
主記憶が属するバスのデータ転送装置にデータの書き込
みを依頼する。
ii)ハス上の中央処理装置が前記バス外の主記憶にデ
ータに対する読み出し並びにリードモディファイライト
操作を行った時には前記中央処理装置に対してバスエラ
ー信号を発生すると共に、データを読み出し並びにリー
ドモディファイライト操作を行おうとした主記憶が属す
るバスのデータ転送装置にデータの読み出し並びにリー
ドモディファイライト操作の書き込みを依頼する。
1ii)接続網1を経由して他のデータ転送装置からバ
ス上の主記憶に対するデータの書き込み/読み出し並び
にリードモディファイライト操作が依頼された場合は、
依頼された操作をその主記憶に対して行うと共に、読み
出し/リードモディファイライト操作の場合には接続網
1を経由して依頼してきたデータ転送装置に読み出し/
リート“モディファイライト操作を結果を伝える。
iv)接続網1を経由して依頼した読み出し/リードモ
ディファイライト操作の応答が返ってきた場合には、読
み出し/リードモディファイライト操作を行おうとした
中央処理装置に読み出し/リードモディファイライト操
作を通知する。
このように、本実施例では、接続網lと、データ転送用
のバス、複数個のプロセッサ及びデータ転送装置から構
成される複数個の単一バスシステムとから構成され、任
意の前記単一バスシステム間のデータ転送を前記単一バ
ス内の主記憶への読み出し/書き込み並びにリードモデ
ィファイライト操作と同一の手続きで実現する。
以下、主記憶に対するアクセスに関して本実施例の動作
を説明する。
i)まず、専用アクセスバス7を介して中央処理装置5
に接続された主記憶6に対してアクセスを行う場合は、
次の通りである。
各中央処理装置5は、その中央処理装置5に接続された
主記憶6には、専用アクセスバス7を介してデータアク
セスを行う。この場合、他のプロセッサ4とのアクセス
競合なしに高速にデータをアクセスすることが可能であ
る。
このように、各中央処理装置は、■専用アクセスポート
を用いて、中央処理装置に接続された主記憶からは、他
の中央処理装置とのアクセス競合なしに高速にデータを
アクセスすることが可能である。通常は中央処理装置の
作動するプログラム並びにプロセッサでしか用いない(
ローカル)データは主記憶に配置されるため、殆どのア
クセスは高速に行うことが可能である。
ii)また、同一データ転送バスの他のプロセッサの主
記憶に対してのアクセスを行う場合については、次の通
りである。
例えばプロセッサ4−1−1がプロセッサ4−1−nの
主記憶6−1−nにアクセスしようとした場合、プロセ
ッサ4−1−1の中央処理装置5−1−1は、データ転
送バス3〜1へのアクセス権を得た後、データ転送バス
3−1ヲ介して主記憶6−1−nにアクセスする。
コノ場合、データ転送バス3−1に対するアクセス競合
は存在するものの基本的には主記憶アクセス程度の時間
で中央処理袋W、5−1−1は主記憶6−Lnのデータ
にアクセスすることが可能である。
このように、■同一データパス上の他のプロセッサの主
記憶に対してはデータ転送バスを介してバスのアクセス
競合は存在するものの基本的には主記憶アクセス程度の
時間でデータにアクセスすることが可能である。
1ii)更に、他のデータ転送バス3に属する主記憶6
に対してアクセスする場合は、下記のようになる。
以下、例えばプロセッサ4−Llの中央処理装置5−1
−1がプロセッサ4−n−nの主記憶6−n−nにアク
セスする場合について述べる。
1ii−1)アクセスが書き込み操作の場合。
プロセッサ4−11の中央処理装置5−LLがデータ転
送ハス3−1に対するアクセス権を得た後、データ転送
バス3〜1に主記憶6−n−nのアドレスと書き込むデ
ータを流す。
データ転送装置2−1は常にデータ転送バス3−1に出
力されるアドレスを監視しており、データ転送バス3−
1以外の主記憶6に対する書き込みを検出し、書き込む
データを取り込むと共に、書き込み応答をプロセッサ4
−Llに返す。この時点でプロセッサ4−1−1は書き
込み操作は終了し、データ転送バス3−1を解放する。
データ転送装置2−1はその後接続網1を介して、デー
タ転送装置2−nに書き込み依頼と書き込む主記憶6−
n−nのアドレスと書き込むデータを転送する。
データ転送装置2−nは接続網1を介して、書き込み依
頼と書き込む主記憶6−n−nのアドレスと書き込むデ
ータを受けると主記憶6−n−nにデータを書き込む。
1ii−2)アクセスが読み出し並びにリードモディフ
ァイライト操作の場合。
プロセッサ4−1−1の中央処理装置5−1−1がデー
タ転送バス3−1に対するアクセス権を得た後、データ
転送バス3−1に主記憶6−n−nのアドレスとリード
モディファイライト操作の場合は書き込むデータを流す
データ転送装置2−1は常にデータ転送バス3−1に出
力されるアドレスを監視しており、データ転送バス3−
1以外の主記憶6に対する読み出し並びにリードモディ
ファイライト操作を検出し、ワードモディファイライト
操作の場合は書き込むデータを取り込むと共に、バスエ
ラ一応答をプロセッサ4−1−1に返す。
プロセッサ4−1−1はバスエラ一応答を受けると、デ
ータ転送バス3−1を解放してバスエラー割り込みルー
ティングに分岐し、現プロセスの実行を中止し、実行可
能な他のプロセスにスイッチする。
データ転送装置2−1はその後接続網1を介して、デー
タ転送装置2−nに読み出し/リードモディファイライ
ト依頼と主記憶6−n−nのアドレス並びにリードモデ
ィファイライトの場合は書き込むデータを転送する。
データ転送装置2−nは接続網1を介して、読み出し/
リードモディファイライト依頼と主記憶6−n−nのア
ドレス並びにリードモディファイライトの場合は書き込
むデータを受けると、主記憶6−n−nからデータを読
み出し、リードモディファイライトの場合はリードモデ
ィファイライト操作を行う。
その後読み出し/リードモディファイライト操作の結果
を読み出し応答として接続網1を介してデータ転送装置
2−1に転送する。
データ転送装置2−1は接続網1を介して読み出し応答
を受は取ると、プロセッサ4−Llの主記憶6−1−1
の特定の領域にデータ転送装置2−nから受は取ったデ
ータを書き込み、プロセッサ4−1−1に対してデータ
読み出し完了割り込みを発生する。
データ読み出し完了割り込みを受は取ったプロセッサ4
−1−1は読み出し/リードモディファイライ1−を行
おうとしたプロセスを実行可能状態にし、この時点で読
み出し/リードモディファイライト操作は完了する。
以上述べたi) 、 ii)+ 1ii)のデータアク
セス操作はプロセッサ4−Llのプログラムからは区別
する事は必要なく、全てアクセスするデータの番地情報
に基づいてハードウェアで区別される。
このように、■他のデータバスに対するアクセスの場合
、書き込み操作に対してはプロセッサの属するデータバ
スのデータ転送装置が書き込み応答を行うため、この時
点でそのプロセッサに関しては書き込み操作は終了する
。他のデータバスに対する読み出し並びにリードモディ
ファイライト操作の場合には、プロセッサの属するデー
タバスのデータ転送装置が一旦バスエラー割り込みを発
生し、プロセッサの処理を中断させた後、読み出し並び
にリードモディファイライト操作を行う主記憶の属する
データバスのデータ転送装置に処理を接続網を介して要
求し、結果が返って来た時点で読み出し並びにリードモ
ディファイライト操作を要求した中央処理装置に処理の
完了を通知する。
この場合その中央処理装置は結果が返って来るまで待た
なければならないが、通常は複数個のプロセスが単一ブ
ロセソサ上で実行されるので、その中央処理装置は結果
が返って来るまで他の実行可能なプロセスの実行を行え
ばよい。
以上述べた■、■、■へのアクセスは中央処理装置のプ
ログラムからは区別する必要は無い。
(発明の効果〕 以上説明したように、本発明では、数十台以上の中央処
理装置を含むことが可能であり、また主記憶へのアクセ
スが高速に実行され、かつ、プログラム上では全ての主
記憶に均一にアクセスすることが可能であるようなマル
チプロセッサシステムを掃供することが可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
第1図のプロセッサの構成を示す図である。 1・・・・・・・・・接続網 2−1〜2−n・・・・・・データ転送装置3.3−1
〜3−n  ・・・・データ転送バス4.4−1−1〜
4−n−n  ・・プロセッサ5 (5−1−1〜5−
n−n) ・・中央処理装置6 (6−1−1〜6−n
−n)・・主記憶7・・・・・・・・・専用アクセスバ
ス8・・・・・・・・・データアクセスハス代理人 弁
理士  岩 佐  義 幸 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. (1)接続網と、接続網に接続された複数の単一バスシ
    ステムとを備え、 各単一バスシステムは、それぞれ、データ転送用のバス
    と、複数プロセッサシステムと、データ転送装置とから
    構成され、 単一バスシステムにおける複数プロセッサシステムのそ
    れぞれは、 2つのアクセスポートからのデータの読み出し/書き込
    み並びにリードモディファイライト操作に対して応答し
    、一方のアクセスポートが前記バスに接続されている主
    記憶と、 前記バスに接続されると共に、主記憶とはその主記憶の
    もう一方のアクセスポートを介して接続されていて、主
    記憶にはそのアクセスポートを介してデータをアクセス
    し、主記憶以外の領域のデータに対してアクセスする場
    合には前記バスを用いてデータをアクセスする中央処理
    装置とから成り、 かつ、単一バスシステムにおける各データ転送装置は、
    当該単一バスシステムの前記バスと、前記接続網に接続
    されており、 前記単一バスシステムのデータ転送装置は、前記バス上
    の中央処理装置がそのバス外の主記憶にデータを書き込
    もうとしたときは当該中央処理装置に対して書き込み応
    答信号を発生すると共に、接続網を経由して当該中央処
    理装置がデータを書き込もうとした主記憶が属するバス
    のデータ転送装置にデータの書き込みを依頼し、 前記バス上の中央処理装置がそのバス外の主記憶にデー
    タに対する読み出し並びにリードモディファイライト操
    作を行った時には当該中央処理装置に対してバスエラー
    信号を発生すると共に、データを読み出し並びにリード
    モディファイライト操作を行おうとした主記憶が属する
    バスのデータ転送装置にデータの読み出し並びにリード
    モディファイライト操作の書き込みを依頼し、 接続網を経由して他のデータ転送装置からバス上の主記
    憶に対するデータの書き込み/読み出し並びにリードモ
    ディファイライト操作が依頼された場合は、依頼された
    操作をその主記憶に対して行うと共に、読み出し/リー
    ドモディファイライト操作の場合には接続網を経由して
    依頼してきたデータ転送装置に読み出し/リードモディ
    ファイライト操作の結果を伝え、 前記接続網を経由して依頼した読み出し/リードモディ
    ファイライト操作の応答が帰ってきた場合には、読み出
    し/リードモディファイライト操作を行おうとした中央
    処理装置に読み出し/リードモディファイライト操作を
    通知する各動作を行うことを特徴とするマルチプロセッ
    サシステム。
JP9171388A 1988-04-15 1988-04-15 マルチプロセッサシステム Pending JPH01263858A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9171388A JPH01263858A (ja) 1988-04-15 1988-04-15 マルチプロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9171388A JPH01263858A (ja) 1988-04-15 1988-04-15 マルチプロセッサシステム

Publications (1)

Publication Number Publication Date
JPH01263858A true JPH01263858A (ja) 1989-10-20

Family

ID=14034153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9171388A Pending JPH01263858A (ja) 1988-04-15 1988-04-15 マルチプロセッサシステム

Country Status (1)

Country Link
JP (1) JPH01263858A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111936984A (zh) * 2018-04-03 2020-11-13 赛灵思公司 设备中的数据处理引擎布置
JP2021520549A (ja) * 2018-04-03 2021-08-19 ザイリンクス インコーポレイテッドXilinx Incorporated システムオンチップインターフェースアーキテクチャ
JP2021532430A (ja) * 2018-04-03 2021-11-25 ザイリンクス インコーポレイテッドXilinx Incorporated データ処理エンジンアレイを有するデバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111936984A (zh) * 2018-04-03 2020-11-13 赛灵思公司 设备中的数据处理引擎布置
JP2021520550A (ja) * 2018-04-03 2021-08-19 ザイリンクス インコーポレイテッドXilinx Incorporated デバイスにおけるデータ処理エンジン構成
JP2021520549A (ja) * 2018-04-03 2021-08-19 ザイリンクス インコーポレイテッドXilinx Incorporated システムオンチップインターフェースアーキテクチャ
JP2021532430A (ja) * 2018-04-03 2021-11-25 ザイリンクス インコーポレイテッドXilinx Incorporated データ処理エンジンアレイを有するデバイス
US11972132B2 (en) 2018-04-03 2024-04-30 Xilinx, Inc. Data processing engine arrangement in a device

Similar Documents

Publication Publication Date Title
JPS6353678A (ja) ベクトル処理装置
JPH04246745A (ja) 情報処理装置及びその方法
JP2539352B2 (ja) 階層型多重計算機システム
JPH056223B2 (ja)
JPH01263858A (ja) マルチプロセッサシステム
JPH0358163A (ja) 疎結合型マルチプロセッサシステム
JPH0449723Y2 (ja)
JPH02101560A (ja) バスインタフェース装置
KR100358155B1 (ko) 인터럽트 제어 장치 및 그 제어 방법과 그를 이용한 캐쉬제어기
JP2687716B2 (ja) 情報処理装置
JPH01154272A (ja) マルチプロセッサ装置
JPH04326453A (ja) マルチプロセッサシステム
JPH0375959A (ja) マルチプロセッサのデータ転送装置
JPS62119661A (ja) 共有メモリに対するアクセス管理方式
JPS60129865A (ja) 通信装置
JP3878097B2 (ja) バス制御方式及びコンピュータシステム
JP3043361B2 (ja) 分散プロセッサ制御方式
JPH02301851A (ja) システムバスアクセス方式
JPH0247751A (ja) チャネル制御方式
JPH0535507A (ja) 中央処理装置
JPH01133444A (ja) システムバス制御装置
JPH01316851A (ja) チャネル制御方式
JPH01261763A (ja) Dma転送制御装置
JPH0690711B2 (ja) メモリアクセス制御方式
JPH03122744A (ja) コンピュータシステム