JPH0449723Y2 - - Google Patents
Info
- Publication number
- JPH0449723Y2 JPH0449723Y2 JP3631988U JP3631988U JPH0449723Y2 JP H0449723 Y2 JPH0449723 Y2 JP H0449723Y2 JP 3631988 U JP3631988 U JP 3631988U JP 3631988 U JP3631988 U JP 3631988U JP H0449723 Y2 JPH0449723 Y2 JP H0449723Y2
- Authority
- JP
- Japan
- Prior art keywords
- request
- access
- memory
- arbitration
- arbitration circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012790 confirmation Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【考案の詳細な説明】
［産業上の利用分野］
本考案は複数のマイクロプロセツサからメモリ
アクセスされる共有メモリの調停回路に関する。
アクセスされる共有メモリの調停回路に関する。
［従来の技術］
複数のマイクロプロセツサから同時にメモリア
クセスされた場合、優先度にしたがつていずれか
のマイクロプロセツサに実行を許可するかの調停
がされている。従来の共有メモリの調停は、１デ
ータのアクセス毎に調停を実行するか、或いは一
連のデータ転送が終了した時点で調停を実行する
かのどちらかであつた。例えば、前者の場合第４
図ａのようにプロセツサPAからのA1データアク
セス後、プロセツサPBからアクセス要求があり
このときプロセツサPAからの要求がないとする
とB2データがアクセスされる。その後、調停が
実行され、B3，B4とその１データのアクセス毎
に調停を実行していき、B4の調停実行が終わつ
た後にプロセツサPAとPBの両方からアクセス要
求があると調停を実行し、ここで優先度の高いプ
ロセツサPAのデータA5のアクセス要求を受付け
る。また、後者の場合は第４図ｂのようにプロセ
ツサPAからのA1データアクセス後、プロセツサ
PBからのアクセス要求があると一連のデータ転
送がB2〜B6と実行され、この実行途中でプロセ
ツサPAから要求があつても、この要求は保持し
てデータB6までの一連データ転送終了時点でプ
ロセツサPAからのデータA7のアクセスを受付け
る。
クセスされた場合、優先度にしたがつていずれか
のマイクロプロセツサに実行を許可するかの調停
がされている。従来の共有メモリの調停は、１デ
ータのアクセス毎に調停を実行するか、或いは一
連のデータ転送が終了した時点で調停を実行する
かのどちらかであつた。例えば、前者の場合第４
図ａのようにプロセツサPAからのA1データアク
セス後、プロセツサPBからアクセス要求があり
このときプロセツサPAからの要求がないとする
とB2データがアクセスされる。その後、調停が
実行され、B3，B4とその１データのアクセス毎
に調停を実行していき、B4の調停実行が終わつ
た後にプロセツサPAとPBの両方からアクセス要
求があると調停を実行し、ここで優先度の高いプ
ロセツサPAのデータA5のアクセス要求を受付け
る。また、後者の場合は第４図ｂのようにプロセ
ツサPAからのA1データアクセス後、プロセツサ
PBからのアクセス要求があると一連のデータ転
送がB2〜B6と実行され、この実行途中でプロセ
ツサPAから要求があつても、この要求は保持し
てデータB6までの一連データ転送終了時点でプ
ロセツサPAからのデータA7のアクセスを受付け
る。
［考案が解決しようとする問題点］
上記説明した第４図ａにおける場合は、１デー
タのアクセス毎に調停を実行するため、メモリ素
子の高速アクセスモードを使用することができな
いのでスループツトが向上しない。また、第４図
ｂにおける場合には高速アクセスモードは使用で
きるが、一連のデータ転送が終了するまで他の要
求（第４図ｂではプロセツサPAからの要求）を
待たせるので総合のスループツトが向上しない。
一度に転送するデータの長さを短くすれば、他の
要求が待たされている時間は短くなるがデータ転
送の起動の回数が増加するので、この場合でも総
合のスループツトは向上しないという欠点があつ
た。
タのアクセス毎に調停を実行するため、メモリ素
子の高速アクセスモードを使用することができな
いのでスループツトが向上しない。また、第４図
ｂにおける場合には高速アクセスモードは使用で
きるが、一連のデータ転送が終了するまで他の要
求（第４図ｂではプロセツサPAからの要求）を
待たせるので総合のスループツトが向上しない。
一度に転送するデータの長さを短くすれば、他の
要求が待たされている時間は短くなるがデータ転
送の起動の回数が増加するので、この場合でも総
合のスループツトは向上しないという欠点があつ
た。
［問題点を解決するための手段］
本考案にかかる共有メモリの調停回路は、複数
のマイクロプロセツサから共有メモリへのメモリ
アクセスによりいずれか一つのマイクロプロセツ
サの実行を許可するものであり、複数のマイクロ
プロセツサのいずれの要求を認めたかを表示する
要求確認信号の入力により当該マイクロプロセツ
サのメモリアクセスを実行するメモリコントロー
ル信号出力と、割込可信号出力及び一つのアクセ
ス終了を表示するアクセス終了信号出力を有する
メモリコントローラと、複数のメモリアクセス要
求信号を入力したときメモリコントローラからの
アクセス終了信号が終了表示でなくとも割込可信
号が有効であれば複数のメモリアクセス要求信号
のうち要求を認めた優先順の上位の要求を出力す
る要求確認信号と、要求を認めない下位の要求を
出力する調停結果と、中断した下位の要求の存在
を表示する退避フラグを有し、かつ退避フラグの
表示中に優先順位上位の要求のメモリアクセス終
了を示す前記メモリコントローラからのアクセス
終了信号の入力により前記調停結果を入力する要
求調停回路と、要求調停回路からの調停結果を一
時退避して要求調停回路へ出力する調停結果退避
レジスタとを有することを特徴とするものであ
る。
のマイクロプロセツサから共有メモリへのメモリ
アクセスによりいずれか一つのマイクロプロセツ
サの実行を許可するものであり、複数のマイクロ
プロセツサのいずれの要求を認めたかを表示する
要求確認信号の入力により当該マイクロプロセツ
サのメモリアクセスを実行するメモリコントロー
ル信号出力と、割込可信号出力及び一つのアクセ
ス終了を表示するアクセス終了信号出力を有する
メモリコントローラと、複数のメモリアクセス要
求信号を入力したときメモリコントローラからの
アクセス終了信号が終了表示でなくとも割込可信
号が有効であれば複数のメモリアクセス要求信号
のうち要求を認めた優先順の上位の要求を出力す
る要求確認信号と、要求を認めない下位の要求を
出力する調停結果と、中断した下位の要求の存在
を表示する退避フラグを有し、かつ退避フラグの
表示中に優先順位上位の要求のメモリアクセス終
了を示す前記メモリコントローラからのアクセス
終了信号の入力により前記調停結果を入力する要
求調停回路と、要求調停回路からの調停結果を一
時退避して要求調停回路へ出力する調停結果退避
レジスタとを有することを特徴とするものであ
る。
［作用］
マルチポートの共有メモリにおいて、一つのバ
スからの要求に応じて高速アクセスモードで動作
中であつても他のバスからのより優先度の高い要
求があつたならば、優先度の低い要求の動作を中
断して後者の要求に対するアクセスを行なわせ
る。
スからの要求に応じて高速アクセスモードで動作
中であつても他のバスからのより優先度の高い要
求があつたならば、優先度の低い要求の動作を中
断して後者の要求に対するアクセスを行なわせ
る。
［実施例］
第１図は本考案の一実施例のブロツク図であ
る。第１図において、１はメモリコントローラ、
２は要求調停回路、３は調停結果退避レジスタ、
４はアドレスカウンタ、５はアドレスパス、６は
マルチプレクサである。第２図は第１図の動作を
説明するためのタイミングチヤート、第３図は本
考案の調停回路の状態遷移図である。
る。第１図において、１はメモリコントローラ、
２は要求調停回路、３は調停結果退避レジスタ、
４はアドレスカウンタ、５はアドレスパス、６は
マルチプレクサである。第２図は第１図の動作を
説明するためのタイミングチヤート、第３図は本
考案の調停回路の状態遷移図である。
プロセツサPA（図示しない）からのA1データ
アクセス後、メモリコントローラ１から割込可信
号PGEND及びアクセス終了信号ENDが要求調
停回路２へ出力されてプロセツサPB（図示しな
い）からアクセス要求があり、このときプロセツ
サPAからの要求がないとすると、要求調停回路
２がプロセツサPBの識別信号を含む要求確認信
号RFをメモリコントローラ１に出力してプロセ
ツサPBのメモリアクセスを実行するメモリコン
トロール信号MCを出力して一連のデータB2〜
Bnが高速モードによりアクセスさせる。このと
き、メモリ要求RQはプロセツサPBからのみされ
たのであつたから、要求調停回路２から調停結果
ABはプロセツサPBに対するものである。なお、
一連のデータB2〜Bnについてアドレスカウンタ
４でアドレス生成されてマルチプレクサ６から出
力する。その後、上記調停により確認された結果
が実行されていてメモリコントローラ１からアク
セス終了信号ENDが出力されていなくとも、プ
ロセツサPBよりも優先順位が上位のプロセツサ
PAからメモリ要求RQがあつたときは、要求調
停回路２はプロセツサPAのほうが優先上位と確
認してプロセツサPAの識別信号を含む要求確認
信号PFをメモリコントローラ１に出力する。メ
モリコントローラ１ではプロセツサPAのメモリ
アクセスを実行するメモリコントロール信号MC
を出力して、データA7をアクセスする。このと
き、下位のプロセツサPBについてはそのメモリ
アクセスを中断したので要求調停回路２はプロセ
ツサPBの識別信号を含ませた調停結果AB（PB）
を調停結果退避レジスタ３に退避させると同時
に、退避させた要求が存在していることを表示す
るため要求調停回路２自身に退避フラグＦを表示
する。ここで、プロセツサPBからプロセツサPA
へ処理が移つたことから、アドレスカウンタ４に
データA7についてアドレス生成させてはデータ
Ｂについてのアドレスが壊れてしまうので、アド
レスパス５にデータＡのアドレスを生成させると
ともに、マルチプレクサ６で切替えてメモリアド
レスを得ている。プロセツサPAがデータAn＋１
についてのメモリアクセスを終了するとメモリコ
ントローラ１からアクセス終了信号ENDが出力
される。一方、調停結果退避レジスタ３から中断
していた要求がPBであつたことを示す調停結果
AB（PB）RQが出力されており、要求調停回路
２がこれらを入力してプロセツサPBの要求を復
帰（ポツプ）させる。これにより、要求調停回路
２は退避フラグＦをリセツトして前の状態に戻
り、中断していたプロセツサPBよりアクセスを
再開してデータBn＋１を転送する。このときア
ドレスの生成はアドレスカウンタ４に戻つて行わ
れる。
アクセス後、メモリコントローラ１から割込可信
号PGEND及びアクセス終了信号ENDが要求調
停回路２へ出力されてプロセツサPB（図示しな
い）からアクセス要求があり、このときプロセツ
サPAからの要求がないとすると、要求調停回路
２がプロセツサPBの識別信号を含む要求確認信
号RFをメモリコントローラ１に出力してプロセ
ツサPBのメモリアクセスを実行するメモリコン
トロール信号MCを出力して一連のデータB2〜
Bnが高速モードによりアクセスさせる。このと
き、メモリ要求RQはプロセツサPBからのみされ
たのであつたから、要求調停回路２から調停結果
ABはプロセツサPBに対するものである。なお、
一連のデータB2〜Bnについてアドレスカウンタ
４でアドレス生成されてマルチプレクサ６から出
力する。その後、上記調停により確認された結果
が実行されていてメモリコントローラ１からアク
セス終了信号ENDが出力されていなくとも、プ
ロセツサPBよりも優先順位が上位のプロセツサ
PAからメモリ要求RQがあつたときは、要求調
停回路２はプロセツサPAのほうが優先上位と確
認してプロセツサPAの識別信号を含む要求確認
信号PFをメモリコントローラ１に出力する。メ
モリコントローラ１ではプロセツサPAのメモリ
アクセスを実行するメモリコントロール信号MC
を出力して、データA7をアクセスする。このと
き、下位のプロセツサPBについてはそのメモリ
アクセスを中断したので要求調停回路２はプロセ
ツサPBの識別信号を含ませた調停結果AB（PB）
を調停結果退避レジスタ３に退避させると同時
に、退避させた要求が存在していることを表示す
るため要求調停回路２自身に退避フラグＦを表示
する。ここで、プロセツサPBからプロセツサPA
へ処理が移つたことから、アドレスカウンタ４に
データA7についてアドレス生成させてはデータ
Ｂについてのアドレスが壊れてしまうので、アド
レスパス５にデータＡのアドレスを生成させると
ともに、マルチプレクサ６で切替えてメモリアド
レスを得ている。プロセツサPAがデータAn＋１
についてのメモリアクセスを終了するとメモリコ
ントローラ１からアクセス終了信号ENDが出力
される。一方、調停結果退避レジスタ３から中断
していた要求がPBであつたことを示す調停結果
AB（PB）RQが出力されており、要求調停回路
２がこれらを入力してプロセツサPBの要求を復
帰（ポツプ）させる。これにより、要求調停回路
２は退避フラグＦをリセツトして前の状態に戻
り、中断していたプロセツサPBよりアクセスを
再開してデータBn＋１を転送する。このときア
ドレスの生成はアドレスカウンタ４に戻つて行わ
れる。
［考案の効果］
以上詳細に説明したように、本考案によれば、
高速モードで動作中であつても優先順位が上位の
プロセツサから要求があつたときに優先順位の下
位の動作を中断して前者の要求に対するアクセス
を行わせることができるので、システムのスルー
プツトを向上することができる。また、中断した
下位の要求について退避させているので直ちに誤
りなく動作を再開させることができる。
高速モードで動作中であつても優先順位が上位の
プロセツサから要求があつたときに優先順位の下
位の動作を中断して前者の要求に対するアクセス
を行わせることができるので、システムのスルー
プツトを向上することができる。また、中断した
下位の要求について退避させているので直ちに誤
りなく動作を再開させることができる。
第１図は本考案の一実施例のブロツク図、第２
図は第１図の動作を説明するためのタイミングチ
ヤート、第３図は本考案の調停回路の状態遷移
図、第４図ａ、第４図ｂは従来の調停を説明する
タイミングチヤートである。 １……メモリコントローラ、２……要求調停回
路、３……調停結果退避レジスタ、４……アドレ
スカウンタ、５……アドレスパス、６……マルチ
プレクサ。
図は第１図の動作を説明するためのタイミングチ
ヤート、第３図は本考案の調停回路の状態遷移
図、第４図ａ、第４図ｂは従来の調停を説明する
タイミングチヤートである。 １……メモリコントローラ、２……要求調停回
路、３……調停結果退避レジスタ、４……アドレ
スカウンタ、５……アドレスパス、６……マルチ
プレクサ。
Claims (1)
- 【実用新案登録請求の範囲】 複数のマイクロプロセツサから共有メモリへの
メモリアクセスによりいずれか一つのマイクロプ
ロセツサの実行を許可する共有メモリの調停回路
において、 複数のマイクロプロセツサのいずれの要求を認
めたかを表示する要求確認信号の入力により当該
マイクロプロセツサのメモリアクセスを実行する
メモリコントロール信号出力と、割込可信号出力
及び一つのアクセス終了を表示するアクセス終了
信号出力を有するメモリコントローラと、 複数のメモリアクセス要求信号を入力したとき
前記メモリコントローラからのアクセス終了信号
が終了表示でなくとも前記割込可信号が有効であ
れば前記複数のメモリアクセス要求信号のうち要
求を認めた優先順の上位の要求を出力する前記要
求確認信号と、要求を認めない下位の要求を出力
する調停結果と、中断した下位の要求の存在を表
示する退避フラグを有し、かつ退避フラグの表示
中に前記優先順位上位の要求のメモリアクセス終
了を示す前記メモリコントローラからのアクセス
終了信号の入力により前記調停結果を入力する要
求調停回路と、 前記要求調停回路からの調停結果を一時退避し
て前記要求調停回路へ出力する調停結果退避レジ
スタとを有することを特徴とする共有メモリの調
停回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3631988U JPH0449723Y2 (ja) | 1988-03-22 | 1988-03-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3631988U JPH0449723Y2 (ja) | 1988-03-22 | 1988-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01142061U JPH01142061U (ja) | 1989-09-28 |
| JPH0449723Y2 true JPH0449723Y2 (ja) | 1992-11-24 |
Family
ID=31262930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3631988U Expired JPH0449723Y2 (ja) | 1988-03-22 | 1988-03-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449723Y2 (ja) |
-
1988
- 1988-03-22 JP JP3631988U patent/JPH0449723Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01142061U (ja) | 1989-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5535341A (en) | Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation | |
| JPH0354375B2 (ja) | ||
| EP0523764A2 (en) | Computer system having direct bus attachment between processor and dynamic main memory, and having in-processor DMA control with respect to a plurality of data exchange means also connected to said bus, and central processor for use in such computer system | |
| US5210828A (en) | Multiprocessing system with interprocessor communications facility | |
| US4941086A (en) | Program controlled bus arbitration for a distributed array processing system | |
| JP2822782B2 (ja) | シングルチップマイクロコンピュータ | |
| JPS6063609A (ja) | 数値制御装置 | |
| JPH0449723Y2 (ja) | ||
| JPS5925258B2 (ja) | プロセツサ制御システム | |
| EP0376003A2 (en) | Multiprocessing system with interprocessor communications facility | |
| JPH01263858A (ja) | マルチプロセッサシステム | |
| JPS63175964A (ja) | 共有メモリ | |
| JP2751660B2 (ja) | マルチプロセッサ・システム | |
| JP2876909B2 (ja) | 割込みエミュレータ | |
| JPH02101560A (ja) | バスインタフェース装置 | |
| JPS63298555A (ja) | 共有メモリ制御方式 | |
| JP3365419B2 (ja) | バス調停方法 | |
| JPH06314231A (ja) | 共用メモリアクセス制御方法 | |
| JPH03122744A (ja) | コンピュータシステム | |
| JP2722908B2 (ja) | シングルチップマイクロコンピュータ | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPS61165172A (ja) | メモリアクセス制御方式 | |
| JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
| JPH01302448A (ja) | 情報処理装置 | |
| JPH0581211A (ja) | プロセツサ間通信方式 |