JPH01264414A - トランスドライブ回路 - Google Patents
トランスドライブ回路Info
- Publication number
- JPH01264414A JPH01264414A JP63093740A JP9374088A JPH01264414A JP H01264414 A JPH01264414 A JP H01264414A JP 63093740 A JP63093740 A JP 63093740A JP 9374088 A JP9374088 A JP 9374088A JP H01264414 A JPH01264414 A JP H01264414A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- transformer
- becomes
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、トランス結合によるデジタル伝送等に利用す
るトランスドライブ回路に関する。
るトランスドライブ回路に関する。
従来の技術
第3図は、従来のトランスドライブ回路を示す。
第3図において、21.22はそれぞれ、信号A1Bが
入力するバッファアンプであシ、バッファアンプ21.
22の出力端子はそれぞれ、抵抗23.24を介してト
ランジスタ25.26のベースに接続されている。
入力するバッファアンプであシ、バッファアンプ21.
22の出力端子はそれぞれ、抵抗23.24を介してト
ランジスタ25.26のベースに接続されている。
トランジスタ25.26のコレクタはそれぞれ、トラン
ス28の2次側の両端に接続され、エミッタは接地され
ている。
ス28の2次側の両端に接続され、エミッタは接地され
ている。
トランス28の2次側のセンタタップCTは電源27(
電圧Vcc)に接続され、1次側からは信号Yが出力さ
れる。
電圧Vcc)に接続され、1次側からは信号Yが出力さ
れる。
次に、上記従来例の動作を説明する。
第3図において、入力信号A、Bが共にロウレベルのと
きは、トランジスタ25.26の両方がオフであり、し
たがって、トランス2802次側に電流が流れないので
、1次側の出力信号Yはロウレベルである。
きは、トランジスタ25.26の両方がオフであり、し
たがって、トランス2802次側に電流が流れないので
、1次側の出力信号Yはロウレベルである。
今、入力信号Aがハイレベルとなると、トランジスタ2
5がオンとなシ、したがって、トランス28の2次側で
はセンタタップCTからトランジスタ25のコレクタに
電流が流れ、1次側の出力信号Yは例えば正電圧(トラ
ンス28の巻線方向に依る。)となる。
5がオンとなシ、したがって、トランス28の2次側で
はセンタタップCTからトランジスタ25のコレクタに
電流が流れ、1次側の出力信号Yは例えば正電圧(トラ
ンス28の巻線方向に依る。)となる。
他方、入力信号Aがロウレベルであシ、入力信号Bがハ
イレベルのときは、トランジスタ26がオンとなシ、し
たがって、トランス28の2次側ではセンタタップCT
からトランジスタ26のコレクタに電流が流れ、1次側
の出力信号Yは逆に負電圧となる。
イレベルのときは、トランジスタ26がオンとなシ、し
たがって、トランス28の2次側ではセンタタップCT
からトランジスタ26のコレクタに電流が流れ、1次側
の出力信号Yは逆に負電圧となる。
したがって、入力信号ASBに応じてトランス28の電
流方向を制御することによシ、正電圧、零電圧、負電圧
の3値の出力信号Yを得ることができる。
流方向を制御することによシ、正電圧、零電圧、負電圧
の3値の出力信号Yを得ることができる。
発明が解決しようとする課題
しかしながら、上記従来のトランスドライブ回路では、
トランジスタ25.26がオンになると、動作状態が飽
和状態に達するので、入力信号A、 Bがオフになって
もトランジスタ25.26が蓄積効果によシ瞬時にオフ
とならず、したがって、高速でスイッチイングすること
ができないという問題点がある。
トランジスタ25.26がオンになると、動作状態が飽
和状態に達するので、入力信号A、 Bがオフになって
もトランジスタ25.26が蓄積効果によシ瞬時にオフ
とならず、したがって、高速でスイッチイングすること
ができないという問題点がある。
本発明は上記問題点に鑑み、トランスを高速でスイッチ
イングすることができるトランスドライブ回路を提供す
ることを目的とする。
イングすることができるトランスドライブ回路を提供す
ることを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、第1、第2、第3
のトランジスタのエミッタを共通に電流源に接続し、第
1、第2の入力信号をそれぞれ第1、第2のトランジス
タのベースに入力し、第1、第2の入力信号の振幅の中
間の電圧を第3のトランジスタのペースに与え、第1、
第2のトランジスタのコレクタをそれぞれトランスの2
次側の両端に接続し、トランスの中間タップと第3のト
ランジスタのコレクタを電源に接続するようにしたもの
である。
のトランジスタのエミッタを共通に電流源に接続し、第
1、第2の入力信号をそれぞれ第1、第2のトランジス
タのベースに入力し、第1、第2の入力信号の振幅の中
間の電圧を第3のトランジスタのペースに与え、第1、
第2のトランジスタのコレクタをそれぞれトランスの2
次側の両端に接続し、トランスの中間タップと第3のト
ランジスタのコレクタを電源に接続するようにしたもの
である。
作用
本発明は上記構成により、オン状態となるトランジスタ
は常に1つであり、また、オン状態となルトランジスタ
のエミッタ電流はそのコレクタ電流と略等しく、電流源
の電流に等しくなるので、第1、第2、第3のトランジ
スタが飽和状態とならず、したがって、トランスを高速
でスイッチイングすることができる。
は常に1つであり、また、オン状態となルトランジスタ
のエミッタ電流はそのコレクタ電流と略等しく、電流源
の電流に等しくなるので、第1、第2、第3のトランジ
スタが飽和状態とならず、したがって、トランスを高速
でスイッチイングすることができる。
実施例
以下、図面を参照して本発明の詳細な説明する。第1図
は、本発明に係るトランスドライブ回路の一実施例を示
す回路図、第2図は、第1図のトランスドライブ回路の
主要信号を示すタイミングチャートである。
は、本発明に係るトランスドライブ回路の一実施例を示
す回路図、第2図は、第1図のトランスドライブ回路の
主要信号を示すタイミングチャートである。
第1図において、11.12はそれぞれ、信号A1Bが
入力するバッファアンプであり、バッファアンプ11.
12の出力端子はそれぞれ、トランジスタ13.14の
ペースに接続され、トランジスタ13.14のコレクタ
はそれぞれ、トランス16の2次側の両端に接続されて
いる。
入力するバッファアンプであり、バッファアンプ11.
12の出力端子はそれぞれ、トランジスタ13.14の
ペースに接続され、トランジスタ13.14のコレクタ
はそれぞれ、トランス16の2次側の両端に接続されて
いる。
トランス16の2次側のセンタタップCTは電源17(
電圧Vcc)の正極に接続され、1次側からは信号Xが
出力される。
電圧Vcc)の正極に接続され、1次側からは信号Xが
出力される。
電源17はまた、トランジスタ15のコレクタに接続さ
れ、トランジスタ150ベースは、入力信号A、Bの振
幅の中間のレベルの電源18(電圧%、)の正極に接続
されている。
れ、トランジスタ150ベースは、入力信号A、Bの振
幅の中間のレベルの電源18(電圧%、)の正極に接続
されている。
トランジスタ13.14.15のエミッタは共通にトラ
ンジスタ110のコレクタに接続され、トランジスタ1
10のエミッタは抵抗111を介して電源19(電圧■
E)の負極に接続され、ベースは、電源19の負極及び
分圧抵抗112.113の間に接続されている。したが
って、トランジスタ110、抵抗111.112.11
3、電源19は、トランジスタ13.14.15の電流
源20を構成している。
ンジスタ110のコレクタに接続され、トランジスタ1
10のエミッタは抵抗111を介して電源19(電圧■
E)の負極に接続され、ベースは、電源19の負極及び
分圧抵抗112.113の間に接続されている。したが
って、トランジスタ110、抵抗111.112.11
3、電源19は、トランジスタ13.14.15の電流
源20を構成している。
次に、上記実施例の動作を説明する。
第1図において、入力信号A、Bが共にロウレベルのと
きは、トランジスタ13.14がオフ、ペース電位が最
も高いトランジスタ15がオンであり、したがって、ト
ランス16の2次側に電流が流れないので、1次側の出
力信号Xはロウレベルである。
きは、トランジスタ13.14がオフ、ペース電位が最
も高いトランジスタ15がオンであり、したがって、ト
ランス16の2次側に電流が流れないので、1次側の出
力信号Xはロウレベルである。
第2図に示すように、例えば入力信号Aがハイレベルと
なると、トランジスタ13のベース電位がトランジスタ
14.15のそれよシ高くなるので、トランジスタ13
のみがオンになり、したがって、トランス16の2次側
ではセンタタップCTからトランジスタ13のコレクタ
に電流が流れ、1次側の出力信号Xは例えば正電圧(ト
ランス16の巻線方向に依る。)となる。
なると、トランジスタ13のベース電位がトランジスタ
14.15のそれよシ高くなるので、トランジスタ13
のみがオンになり、したがって、トランス16の2次側
ではセンタタップCTからトランジスタ13のコレクタ
に電流が流れ、1次側の出力信号Xは例えば正電圧(ト
ランス16の巻線方向に依る。)となる。
他方、入力信号Aがロウレベルであり、入力信号Bがハ
イレベルのときは、トランジスタ14のベース電位がト
ランジスタ13.15のそれより高くなるので、トラン
ジスタ14のみがオンになり、したがって、トランス1
6の2次側ではセンタタップCTからトランジスタ14
のコレクタに電流が流れ、1次側の出力信号Xは負電圧
となる。
イレベルのときは、トランジスタ14のベース電位がト
ランジスタ13.15のそれより高くなるので、トラン
ジスタ14のみがオンになり、したがって、トランス1
6の2次側ではセンタタップCTからトランジスタ14
のコレクタに電流が流れ、1次側の出力信号Xは負電圧
となる。
この場合、トランジスタ13.14.15のエミッタ電
流(キコレクタ電流)は、電流源20のトランジスタ1
10のコレクタ電流(=エミッタ電流)に依るので、ト
ランジスタ13.14.15はオンの場合にも飽和状態
とならず、したがって、入力信号はオフになると出力信
号Xは高速で「O」電位となる。
流(キコレクタ電流)は、電流源20のトランジスタ1
10のコレクタ電流(=エミッタ電流)に依るので、ト
ランジスタ13.14.15はオンの場合にも飽和状態
とならず、したがって、入力信号はオフになると出力信
号Xは高速で「O」電位となる。
また、上記実施例では、トランジスタ110のコレクタ
電流は抵抗111.112.113の値に依るので、こ
の値を適宜選択することにより出力信号Xの振幅を適宜
選択することができるという効果もある。
電流は抵抗111.112.113の値に依るので、こ
の値を適宜選択することにより出力信号Xの振幅を適宜
選択することができるという効果もある。
発明の詳細
な説明したように、本発明は、第1、第2、第3のトラ
ンジスタのエミッタを共通に電流源に接続し、第1、第
2の入力信号をそれぞれ第1、第2のトランジスタのベ
ースに入力し、第1、第2の入力信号の振幅の中間の電
圧が第3のトランジスタのベースに与えられ、第1、第
2のトランジスタのコレクタをそれぞれトランスの2次
側の両端に接続し、トランスの中間タップと第3のトラ
ンジスタのコレクタを電源に接続するようにしたので、
オン状態となるトランジスタは常に1つであり、また、
オン状態となるトランジスタのエミッタ電流はそのコレ
クタ電流と略等しくなって電流源に依るので、第1、第
2、第3のトランジスタ、が飽和状態とならず、したが
って、トランスを高速でスイッチイングすることができ
る。
ンジスタのエミッタを共通に電流源に接続し、第1、第
2の入力信号をそれぞれ第1、第2のトランジスタのベ
ースに入力し、第1、第2の入力信号の振幅の中間の電
圧が第3のトランジスタのベースに与えられ、第1、第
2のトランジスタのコレクタをそれぞれトランスの2次
側の両端に接続し、トランスの中間タップと第3のトラ
ンジスタのコレクタを電源に接続するようにしたので、
オン状態となるトランジスタは常に1つであり、また、
オン状態となるトランジスタのエミッタ電流はそのコレ
クタ電流と略等しくなって電流源に依るので、第1、第
2、第3のトランジスタ、が飽和状態とならず、したが
って、トランスを高速でスイッチイングすることができ
る。
第1図は、本発明に係るトランスドライブ回路の一実施
例を示す回路図、第2図は、第1図のトランスドライブ
回路の主要信号を示すタイミングチャート、第3図は、
従来のトランスドライブ回路を示す回路図である。 13.14.15・・・トランジスタ、16・・・トラ
ンス、17.18・・電源、20・・・電流源。 代理人の氏名 弁理士 中 尾 敏 男ほか1名第1図
例を示す回路図、第2図は、第1図のトランスドライブ
回路の主要信号を示すタイミングチャート、第3図は、
従来のトランスドライブ回路を示す回路図である。 13.14.15・・・トランジスタ、16・・・トラ
ンス、17.18・・電源、20・・・電流源。 代理人の氏名 弁理士 中 尾 敏 男ほか1名第1図
Claims (1)
- 第1、第2、第3のトランジスタのエミッタが共通に電
流源に接続され、第1、第2の入力信号がそれぞれ前記
第1、第2のトランジスタのベースに入力し、前記第1
、第2の入力信号の振幅の中間の電圧が前記第3のトラ
ンジスタのベースに入力し、前記第1、第2のトランジ
スタのコレクタがそれぞれトランスの2次側の両端に接
続され、前記トランスの中間タップと前記第3のトラン
ジスタのコレクタが電源に接続されたトランスドライブ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63093740A JPH01264414A (ja) | 1988-04-15 | 1988-04-15 | トランスドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63093740A JPH01264414A (ja) | 1988-04-15 | 1988-04-15 | トランスドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01264414A true JPH01264414A (ja) | 1989-10-20 |
Family
ID=14090808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63093740A Pending JPH01264414A (ja) | 1988-04-15 | 1988-04-15 | トランスドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01264414A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151678A (ja) * | 2011-01-19 | 2012-08-09 | Ntt Electornics Corp | ドライバ回路 |
-
1988
- 1988-04-15 JP JP63093740A patent/JPH01264414A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151678A (ja) * | 2011-01-19 | 2012-08-09 | Ntt Electornics Corp | ドライバ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08102628A (ja) | 差動増幅回路 | |
| JPH05218837A (ja) | 負荷電流の反転時におけるクロスオーバー期間に対する保護を有するh形状ブリッジ回路 | |
| GB1386547A (en) | Transistor switching circuit | |
| JPH0223047B2 (ja) | ||
| JPH06343036A (ja) | マルチプレクサ回路 | |
| US4105957A (en) | Full wave bridge power inverter | |
| JP2609654B2 (ja) | フレキシブルデイスク装置 | |
| JPS6237849B2 (ja) | ||
| JPS6223060Y2 (ja) | ||
| JP2538240Y2 (ja) | ロジック回路を具えるアナログ・スイッチ回路 | |
| JPS6342763Y2 (ja) | ||
| JPH0296411A (ja) | カレントミラー回路 | |
| JP2581250B2 (ja) | 帰還増幅型クランプ回路 | |
| JPH0528824Y2 (ja) | ||
| JP2615033B2 (ja) | スイツチ回路 | |
| JPH0683061B2 (ja) | 半導体論理回路 | |
| JP2517538Y2 (ja) | 双安定回路 | |
| JPH06196978A (ja) | 直流再生回路 | |
| JPS6172412A (ja) | アナログスイツチ | |
| JPH0434849B2 (ja) | ||
| GB2132436A (en) | Darlington transistor switch | |
| JPH0457248B2 (ja) | ||
| JPH0244913A (ja) | 半導体スイッチ回路 | |
| JPS6316713A (ja) | 信号切換回路 | |
| JPH0661823A (ja) | スイッチ回路 |