JPH0434849B2 - - Google Patents
Info
- Publication number
- JPH0434849B2 JPH0434849B2 JP59004621A JP462184A JPH0434849B2 JP H0434849 B2 JPH0434849 B2 JP H0434849B2 JP 59004621 A JP59004621 A JP 59004621A JP 462184 A JP462184 A JP 462184A JP H0434849 B2 JPH0434849 B2 JP H0434849B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- switch
- discharge current
- current
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、デイジタル磁気記録装置等において
位相同期回路の構成要素として使用されるチヤー
ジポンプ回路に関する。
位相同期回路の構成要素として使用されるチヤー
ジポンプ回路に関する。
従来技術
従来、この種チヤージポンプは、第１図に示す
ように構成されている。すなわち、チヤージ電流
源１と電流スイツチ３の直列接続回路とデイスチ
ヤージ電流源２と電流スイツチ４の直列接続回路
とを出力線７を介して負荷に接続し、チヤージ入
力信号５を電流スイツチ３に入力させると電流ス
イツチ３がオンして一定のチヤージ電流８を負荷
に供給し、デイスチヤージ入力信号６によつて電
流スイツチ４をオンしたときはデイスチヤージ電
流９を流して負荷の電荷をデイスチヤージさせ、
電流スイツチ３および電流スイツチ４が共にオフ
状態のときは、チヤージもデイスチヤージも行な
わず、負荷の電荷はそのまま保存される構成であ
る。この回路は、チヤージ入力信号５とデイスチ
ヤージ入力信号６によつて負荷へのチヤージ、デ
イスチヤージおよび電荷の保持を任意にコントロ
ールして負荷電位をデイジタル的に制御すること
により、この制御された電圧によつて発信周波数
を制御することができる。
ように構成されている。すなわち、チヤージ電流
源１と電流スイツチ３の直列接続回路とデイスチ
ヤージ電流源２と電流スイツチ４の直列接続回路
とを出力線７を介して負荷に接続し、チヤージ入
力信号５を電流スイツチ３に入力させると電流ス
イツチ３がオンして一定のチヤージ電流８を負荷
に供給し、デイスチヤージ入力信号６によつて電
流スイツチ４をオンしたときはデイスチヤージ電
流９を流して負荷の電荷をデイスチヤージさせ、
電流スイツチ３および電流スイツチ４が共にオフ
状態のときは、チヤージもデイスチヤージも行な
わず、負荷の電荷はそのまま保存される構成であ
る。この回路は、チヤージ入力信号５とデイスチ
ヤージ入力信号６によつて負荷へのチヤージ、デ
イスチヤージおよび電荷の保持を任意にコントロ
ールして負荷電位をデイジタル的に制御すること
により、この制御された電圧によつて発信周波数
を制御することができる。
第２図は、第１図のチヤージポンプ回路の具体
的な構成を示す回路図である。すなわち、２つの
PNPトランジスタを図示のように接続してチヤ
ージ電流源１０を構成し、２つのNPNトランジ
スタによつてデイスチヤージ電流源１１を構成
し、前記チヤージ電流源１０とデイスチヤージ電
流源１１のそれぞれ一方のトランジスタのコレク
タ間を抵抗を通して直列に接続する。従つて、チ
ヤージ電流源１０のチヤージ電流とデイスチヤー
ジ電流源１１のデイスチヤージ電流の大きさは等
しい。
的な構成を示す回路図である。すなわち、２つの
PNPトランジスタを図示のように接続してチヤ
ージ電流源１０を構成し、２つのNPNトランジ
スタによつてデイスチヤージ電流源１１を構成
し、前記チヤージ電流源１０とデイスチヤージ電
流源１１のそれぞれ一方のトランジスタのコレク
タ間を抵抗を通して直列に接続する。従つて、チ
ヤージ電流源１０のチヤージ電流とデイスチヤー
ジ電流源１１のデイスチヤージ電流の大きさは等
しい。
チヤージ電流源１０の出力するチヤージ電流
は、チヤージ電流スイツチ１２がオンのとき出力
線１６を通して負荷に供給され、負荷の電荷は、
デイスチヤージ電流スイツチ１３がオンのときデ
イスチヤージ電流源１１を介してデイスチヤージ
される。チヤージ電流スイツチ１２もデイスチヤ
ージ電流スイツチ１３も共にオフのときは、負荷
の電荷はそのまま保持される。
は、チヤージ電流スイツチ１２がオンのとき出力
線１６を通して負荷に供給され、負荷の電荷は、
デイスチヤージ電流スイツチ１３がオンのときデ
イスチヤージ電流源１１を介してデイスチヤージ
される。チヤージ電流スイツチ１２もデイスチヤ
ージ電流スイツチ１３も共にオフのときは、負荷
の電荷はそのまま保持される。
チヤージ電流スイツチ１２は、２個のPNPト
ランジスタと、該２個のPNPトランジスタのベ
ース電圧をそれぞれ制御するための１組のNPN
トランジスタが図示のように接続された回路であ
つて、上記１組のNPNトランジスタのベース間
にチヤージ入力信号１４を印加することによつ
て、前記２個のPNPトランジスタのオン、オフ
が制御される。すなわちチヤージ電流スイツチ１
２のオン、オフがチヤージ入力信号１４によつて
制御される。デイスチヤージ電流スイツチ１３
は、２個のNPNトランジスタを図示のように接
続した回路であつて、該２個のNPNトランジス
タのベース間にデイスチヤージ入力信号１５を印
加することによつてデイスチヤージ電流スイツチ
１３のオン、オフが制御される。
ランジスタと、該２個のPNPトランジスタのベ
ース電圧をそれぞれ制御するための１組のNPN
トランジスタが図示のように接続された回路であ
つて、上記１組のNPNトランジスタのベース間
にチヤージ入力信号１４を印加することによつ
て、前記２個のPNPトランジスタのオン、オフ
が制御される。すなわちチヤージ電流スイツチ１
２のオン、オフがチヤージ入力信号１４によつて
制御される。デイスチヤージ電流スイツチ１３
は、２個のNPNトランジスタを図示のように接
続した回路であつて、該２個のNPNトランジス
タのベース間にデイスチヤージ入力信号１５を印
加することによつてデイスチヤージ電流スイツチ
１３のオン、オフが制御される。
上述の従来回路は、チヤージ電流スイツチ１２
にPNPトランジスタを使用しているため、IC化
した場合に高速のスイツチング動作を行なうこと
が困難である。すなわち、従来のチヤージポンプ
回路は、高速チヤージポンプ回路のIC化を阻む
という欠点がある。
にPNPトランジスタを使用しているため、IC化
した場合に高速のスイツチング動作を行なうこと
が困難である。すなわち、従来のチヤージポンプ
回路は、高速チヤージポンプ回路のIC化を阻む
という欠点がある。
発明の目的
本発明の目的は、上述の従来の欠点を解決し、
高速PNPトランジスタスイツチを使用しないで、
高速動作することが可能なチヤージポンプ回路を
提供することにある。
高速PNPトランジスタスイツチを使用しないで、
高速動作することが可能なチヤージポンプ回路を
提供することにある。
発明の構成
本発明のチヤージポンプ回路は、チヤージ電流
源と、該チヤージ電流源の出力電流をデイスチヤ
ージさせる第１のデイスチヤージ電流スイツチ
と、該第１のデイスチヤージ電流スイツチに並列
に接続された第２のデイスチヤージ電流スイツチ
と、前記第１および第２のデイスチヤージ電流ス
イツチにそれぞれ接続された第１および第２のデ
イスチヤージ電流源とを備えて、前記第１のデイ
スチヤージ電流スイツチのオンによつて負荷への
チヤージ電流を０としオフによつて一定のチヤー
ジ電流を出力し、前記第１および第２のデイスチ
ヤージ電流スイツチのオンによつて負荷の電荷を
デイスチヤージさせることを特徴とする。
源と、該チヤージ電流源の出力電流をデイスチヤ
ージさせる第１のデイスチヤージ電流スイツチ
と、該第１のデイスチヤージ電流スイツチに並列
に接続された第２のデイスチヤージ電流スイツチ
と、前記第１および第２のデイスチヤージ電流ス
イツチにそれぞれ接続された第１および第２のデ
イスチヤージ電流源とを備えて、前記第１のデイ
スチヤージ電流スイツチのオンによつて負荷への
チヤージ電流を０としオフによつて一定のチヤー
ジ電流を出力し、前記第１および第２のデイスチ
ヤージ電流スイツチのオンによつて負荷の電荷を
デイスチヤージさせることを特徴とする。
発明の実施例
次に、本発明について、図面を参照して詳細に
説明する。
説明する。
第３図は、本発明の一実施例を示す回路図であ
る。すなわち、抵抗器４０、PNPトランジスタ
３１、抵抗器４２、NPNトランジスタ３２およ
び抵抗４３を正電源Vccと負電源Vee間に直列に
接続し、PNPトランジスタ３１およびNPNトラ
ンジスタ３２はそれぞれのコレクタとベース間を
短絡接続して基準電流源を構成する。そして、
PNPトランジスタ３３のコレクタを抵抗器４１
を通して正電源Vccに接続しベースはPNPトラ
ンジスタ３１のベースに接続して、PNPトラン
ジスタ３１，３３と抵抗器４０，４１とでカレン
トミラー回路を構成し、PNPトランジスタ３３
のコレクタ電流によつてある一定のチヤージ電流
を出力する。本実施例では、PNPトランジスタ
３３はチヤージ電流源を構成している。
る。すなわち、抵抗器４０、PNPトランジスタ
３１、抵抗器４２、NPNトランジスタ３２およ
び抵抗４３を正電源Vccと負電源Vee間に直列に
接続し、PNPトランジスタ３１およびNPNトラ
ンジスタ３２はそれぞれのコレクタとベース間を
短絡接続して基準電流源を構成する。そして、
PNPトランジスタ３３のコレクタを抵抗器４１
を通して正電源Vccに接続しベースはPNPトラ
ンジスタ３１のベースに接続して、PNPトラン
ジスタ３１，３３と抵抗器４０，４１とでカレン
トミラー回路を構成し、PNPトランジスタ３３
のコレクタ電流によつてある一定のチヤージ電流
を出力する。本実施例では、PNPトランジスタ
３３はチヤージ電流源を構成している。
また、NPNトランジスタ３４のエミツタを抵
抗器４４を通して負電源Veeに接続し、ベースは
前記NPNトランジスタ３２のベースに接続して
カレントミラー回路を構成し、NPNトランジス
タ３４のコレクタ電流によつてある一定のデイス
チヤージ電流を設定する。本実施例においては、
NPNトランジスタ３４は第１のデイスチヤージ
電流源である。同様に、NPNトランジスタ３５
のエミツタを抵抗器４５を通して負電源Veeに接
続し、ベースを前記NPNトランジスタ３２のベ
ースに接続して第２のデイスチヤージ源を構成す
る。
抗器４４を通して負電源Veeに接続し、ベースは
前記NPNトランジスタ３２のベースに接続して
カレントミラー回路を構成し、NPNトランジス
タ３４のコレクタ電流によつてある一定のデイス
チヤージ電流を設定する。本実施例においては、
NPNトランジスタ３４は第１のデイスチヤージ
電流源である。同様に、NPNトランジスタ３５
のエミツタを抵抗器４５を通して負電源Veeに接
続し、ベースを前記NPNトランジスタ３２のベ
ースに接続して第２のデイスチヤージ源を構成す
る。
NPNトランジスタ３４のコレクタは、NPNト
ランジスタスイツチ３６と３７のエミツタに接続
し、NPNトランジスタスイツチ３６のコレクタ
は正電源Vccに接続し、NPNトランジスタスイ
ツチ３７のコレクタは前記PNPトランジスタ３
３のコレクタに接続する。本実施例では、NPN
トランジスタスイツチ３７は第１のデイスチヤー
ジ電流スイツチを構成し、NPNトランジスタス
イツチ３６と３７のベース間に差動論理信号４
６，４７を入力させて、スイツチ３６と３７の電
流切替動作によつてNPNトランジスタスイツチ
３７をオン、オフ制御する。NPNトランジスタ
スイツチ３７がオン状態のときは、前記PNPト
ランジスタ３３から出力されるチヤージ電流と
NPNトランジスタスイツチ３７を流れるデイス
チヤージ電流とが等しく、従つて、負荷には、チ
ヤージ電流もデイスチヤージ電流も流れない。
NPNトランジスタスイツチ３７がオフ状態をの
ときは、PNPトランジスタ３３の出力するチヤ
ージ電流が出力線５０を通して負荷に供給され
る。
ランジスタスイツチ３６と３７のエミツタに接続
し、NPNトランジスタスイツチ３６のコレクタ
は正電源Vccに接続し、NPNトランジスタスイ
ツチ３７のコレクタは前記PNPトランジスタ３
３のコレクタに接続する。本実施例では、NPN
トランジスタスイツチ３７は第１のデイスチヤー
ジ電流スイツチを構成し、NPNトランジスタス
イツチ３６と３７のベース間に差動論理信号４
６，４７を入力させて、スイツチ３６と３７の電
流切替動作によつてNPNトランジスタスイツチ
３７をオン、オフ制御する。NPNトランジスタ
スイツチ３７がオン状態のときは、前記PNPト
ランジスタ３３から出力されるチヤージ電流と
NPNトランジスタスイツチ３７を流れるデイス
チヤージ電流とが等しく、従つて、負荷には、チ
ヤージ電流もデイスチヤージ電流も流れない。
NPNトランジスタスイツチ３７がオフ状態をの
ときは、PNPトランジスタ３３の出力するチヤ
ージ電流が出力線５０を通して負荷に供給され
る。
一方、NPNトランジスタスイツチ３８と３９
とで構成する電流切替回路で第２のデイスチヤー
ジ電流スイツチを構成し、NPNトランジスタス
イツチ３８と３９のエミツタは、共通に接続され
て前記NPNトランジスタ３５のコレクタに接続
されている。そして、NPNトランジスタスイツ
チ３８と３９のベース間に入力される差動論理信
号４８，４９によつてNPNトランジスタスイツ
チ３８がオン、オフ制御される。NPNトランジ
スタスイツチ３８がオン状態のときは、NPNト
ランジスタスイツチ３８のコレクにデイスチヤー
ジ電流が流れ、負荷の電荷は出力線５０および
NPNトランジスタスイツチ３８を通してデイス
チヤージされる。本実施例では、抵抗器４０と４
１の抵抗値は同一値であり、また、抵抗器４３，
４４，４５も同じ抵抗値に設定されている。従つ
て、PNPトランジスタ３３、NPNトランジスタ
３４および３５のコレクタ電流はすべて同一値で
ある。
とで構成する電流切替回路で第２のデイスチヤー
ジ電流スイツチを構成し、NPNトランジスタス
イツチ３８と３９のエミツタは、共通に接続され
て前記NPNトランジスタ３５のコレクタに接続
されている。そして、NPNトランジスタスイツ
チ３８と３９のベース間に入力される差動論理信
号４８，４９によつてNPNトランジスタスイツ
チ３８がオン、オフ制御される。NPNトランジ
スタスイツチ３８がオン状態のときは、NPNト
ランジスタスイツチ３８のコレクにデイスチヤー
ジ電流が流れ、負荷の電荷は出力線５０および
NPNトランジスタスイツチ３８を通してデイス
チヤージされる。本実施例では、抵抗器４０と４
１の抵抗値は同一値であり、また、抵抗器４３，
４４，４５も同じ抵抗値に設定されている。従つ
て、PNPトランジスタ３３、NPNトランジスタ
３４および３５のコレクタ電流はすべて同一値で
ある。
以上を総合すると、NPNトランジスタスイツ
チ３７，３８が共にオフのときはPNPトランジ
スタ３３のコレクタから負荷に一定のチヤージ電
流が供給され、NPNトランジスタスイツチ３８
がオフで３７がオン状態ではチヤージもデイスチ
ヤージもされず、NPNトランジスタスイツチ３
７と３８が共にオン状態では、一定のデイスチヤ
ージ電流によつて負荷の電荷が減少する。従つ
て、論理信号４６〜４９によつて負荷へのチヤー
ジ、デイスチヤージを任意に制御するチヤージポ
ンプ動作が可能である。本実施例では、スイツチ
回路はすべてNPNトランジスタスイツチによつ
て構成されているから、容易に高速のチヤージポ
ンプ回路をIC化することが可能である。
チ３７，３８が共にオフのときはPNPトランジ
スタ３３のコレクタから負荷に一定のチヤージ電
流が供給され、NPNトランジスタスイツチ３８
がオフで３７がオン状態ではチヤージもデイスチ
ヤージもされず、NPNトランジスタスイツチ３
７と３８が共にオン状態では、一定のデイスチヤ
ージ電流によつて負荷の電荷が減少する。従つ
て、論理信号４６〜４９によつて負荷へのチヤー
ジ、デイスチヤージを任意に制御するチヤージポ
ンプ動作が可能である。本実施例では、スイツチ
回路はすべてNPNトランジスタスイツチによつ
て構成されているから、容易に高速のチヤージポ
ンプ回路をIC化することが可能である。
発明の効果
以上のように、本発明においては、チヤージ電
流源の出力電流と同一のデイスチヤージ電流をオ
ン、オフする第１のデイスチヤージ電流スイツチ
と、同様な第２のデイスチヤージ電流スイツチと
をすべてNPNトランジスタスイツチによつて構
成し、上記第１のデイスチヤージ電流スイツチの
オフによつて負荷に一定のチヤージ電流を供給
し、オンによつてチヤージとデイスチヤージを同
一電流値としてチヤージもデイスチヤージもされ
ない状態とし、前記第２のデイスチヤージ電流ス
イツチのオンによつて一定のデイスチヤージを行
なうように構成したから、高速PNPトランジス
タスイツチを使用しないで高速のチヤージポンプ
回路を構成することが可能である。この結果、高
速チヤージポンプ回路を容易にIC化することが
できるという効果がある。
流源の出力電流と同一のデイスチヤージ電流をオ
ン、オフする第１のデイスチヤージ電流スイツチ
と、同様な第２のデイスチヤージ電流スイツチと
をすべてNPNトランジスタスイツチによつて構
成し、上記第１のデイスチヤージ電流スイツチの
オフによつて負荷に一定のチヤージ電流を供給
し、オンによつてチヤージとデイスチヤージを同
一電流値としてチヤージもデイスチヤージもされ
ない状態とし、前記第２のデイスチヤージ電流ス
イツチのオンによつて一定のデイスチヤージを行
なうように構成したから、高速PNPトランジス
タスイツチを使用しないで高速のチヤージポンプ
回路を構成することが可能である。この結果、高
速チヤージポンプ回路を容易にIC化することが
できるという効果がある。
第１図は従来のチヤージポンプ回路の構成を示
す図、第２図は上記従来のチヤージポンプ回路の
具体例を示す回路図、第３図は本発明の一実施例
を示す回路図である。 図において、１…チヤージ電流源、２…デイス
チヤージ電流源、３，４…電流スイツチ、５…チ
ヤージ入力信号、６…デイスチヤージ入力信号、
７…出力線、８…チヤージ電流、９…デイスチヤ
ージ電流、１０…チヤージ電流源、１１…デイス
チヤージ電流源、１２…チヤージ電流スイツチ、
１３…デイスチヤージ電流スイツチ、１４…チヤ
ージ入力信号、１５…デイスチヤージ入力信号、
３１，３３…PNPトランジスタ、３２，３４，
３５…NPNトランジスタ、３６〜３９…NPNト
ランジスタスイツチ、４０〜４５…抵抗器、４６
〜４９…差動論理信号。
す図、第２図は上記従来のチヤージポンプ回路の
具体例を示す回路図、第３図は本発明の一実施例
を示す回路図である。 図において、１…チヤージ電流源、２…デイス
チヤージ電流源、３，４…電流スイツチ、５…チ
ヤージ入力信号、６…デイスチヤージ入力信号、
７…出力線、８…チヤージ電流、９…デイスチヤ
ージ電流、１０…チヤージ電流源、１１…デイス
チヤージ電流源、１２…チヤージ電流スイツチ、
１３…デイスチヤージ電流スイツチ、１４…チヤ
ージ入力信号、１５…デイスチヤージ入力信号、
３１，３３…PNPトランジスタ、３２，３４，
３５…NPNトランジスタ、３６〜３９…NPNト
ランジスタスイツチ、４０〜４５…抵抗器、４６
〜４９…差動論理信号。
Claims (1)
- １ チヤージ電流源３３と、該チヤージ電流源の
出力電流をデイスチヤージさせる第１のデイスチ
ヤージ電流スイツチ３７と、該第１のデイスチヤ
ージ電流スイツチに並列に接続された第２のデイ
スチヤージ電流スイツチ３８，３９と、前記第１
および第２のデイスチヤージ電流スイツチにそれ
ぞれ接続された第１のデイスチヤージ電流源３４
および第２のデイスチヤージ電流源３５とを備
え、前記第１のデイスチヤージ電流源は前記第１
のデイスチヤージ電流スイツチがオンのときに負
荷回路５０へのチヤージ電流が零となりオフのと
き負荷回路へのチヤージ電流が一定になるように
設定され、前記第２のデイスチヤージ電流源は前
記第１および第２のデイスチヤージ電流スイツチ
がともにオンのときに前記負荷回路の電荷をデイ
スチヤージさせるように設定されたことを特徴と
するチヤージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004621A JPS60148220A (ja) | 1984-01-13 | 1984-01-13 | チヤ−ジポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004621A JPS60148220A (ja) | 1984-01-13 | 1984-01-13 | チヤ−ジポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60148220A JPS60148220A (ja) | 1985-08-05 |
| JPH0434849B2 true JPH0434849B2 (ja) | 1992-06-09 |
Family
ID=11589122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59004621A Granted JPS60148220A (ja) | 1984-01-13 | 1984-01-13 | チヤ−ジポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60148220A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4798973A (en) * | 1987-05-13 | 1989-01-17 | Texas Instruments Incorporated | High frequency charge pump/integrator circuit |
| JP2768708B2 (ja) * | 1988-12-17 | 1998-06-25 | 株式会社日立製作所 | 位相同期回路およびこれに用いるチャージポンプならびに位相同期回路の運転方法 |
-
1984
- 1984-01-13 JP JP59004621A patent/JPS60148220A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60148220A (ja) | 1985-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0623997B1 (en) | Hysteresis comparator working with a low voltage supply | |
| JPS6266716A (ja) | Ｃｍｏｓ論理レベルの差動入力の変換回路 | |
| JPS6229216A (ja) | シユミツト回路 | |
| US4210830A (en) | High speed switching circuit | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| JP2546004B2 (ja) | レベル変換回路 | |
| JPH03192921A (ja) | スタンバイ電力散逸を減少させたｅｃｌカットオフドライバ回路 | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| JPH0434849B2 (ja) | ||
| JPS63318817A (ja) | レベル変換回路 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPH026685Y2 (ja) | ||
| JPH0353803B2 (ja) | ||
| JPS61126694A (ja) | サンプルホ−ルド回路用スイツチ回路 | |
| JP2591320B2 (ja) | 半導体集積回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JP2563380B2 (ja) | 比較回路 | |
| JPH0472409B2 (ja) | ||
| JPH0472410B2 (ja) | ||
| JPH0415887A (ja) | 演算増幅回路 | |
| JPH04287103A (ja) | 電流源回路 | |
| JPS61140218A (ja) | 入力回路 | |
| JPH06303050A (ja) | 電流出力回路 | |
| JPH0286321A (ja) | エミッタカップルドロジック回路 |