JPH01264427A - 伝送路切替方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割多重ディジタル伝送に利用する。

特に、現用の伝送路と予備用の伝送路とを切り替える伝
送路切替方式に関する。本発明は光フアイバ通信装置に
利用するに適する。

〔従来の技術〕

第４図は従来例ディジタル伝送装置のブロック構成図で
ある。

送信側装置１では、多重化変換装置１０によりディジタ
ル情報列をフレーム多重化し、伝送路切替スイッチ１１
およびインタフェース回路１２を介して現用伝送路２に
送出する。

受信側装置４では、現用伝送路２の信号をインタフェー
ス回路１４で受は取り、伝送路切替スイッチ３６を介し
て多重分離装置３８に供給する。多重分離装置３８は、
多重化された情報列を分離する。

現用伝送路２において線路や伝送装置が故障した場合、
保守のために動作を停止させる必要がある場合、故障箇
所を修理した後に切り戻す場合等には、伝送路切替スイ
ッチ１１および３６により、現用伝送路２を予備用伝送
路３に切り替える。

〔発明が解決しようとする問題点〕

しかし、従来の伝送路切替方式では、現用伝送路２から
予備用伝送路の切替を主信号とは無関係に行っていた。

このため、現用伝送路２と予備用伝送路３との間の遅延
差を吸収することができず、切替時に瞬断が生じ、主信
号の欠落や重複その他により同期がはずれ、正常な伝送
状態を維持できなくなる欠点があった。特に、高速の光
フアイバ通信装置では、現用伝送路と予備用伝送路との
間にフレーム長以上の伝搬時間差があり、現用予備の切
替でフレームの脱落または重複が発生する可能性がある
。これは実質的に伝送路の瞬断となる。

例えば数百Ｍｂ／ｓ以上の基幹伝送路では、伝送路切替
時に非常に短時間の瞬断があっただけでも、下吹群の装
置および端末のすべてに大きく影響し、伝送品質が劣化
する欠点がある。

本発明は、以上の問題点を解決し、伝送路切替時の瞬断
をなくし、常に正常な伝送状態を維持できる伝送路切替
方式を提供することを目的とする。

〔問題点を解決するための手段〕

本発明の伝送路切替方式は、送信側装置に、現用伝送路
の情報列を分岐して予備用伝送路に並列伝送させる手段
を備え、受信側装置に、予備用伝送路から受信した情報
列のフレーム位相を現用伝送路から受信した情報列のフ
レーム位相に同期させるエラスティックストアメモリを
含むフレーム同期手段と、このフレーム同期手段の出力
する二つの情報列の内容を比較し、これらの情報列の遅
延差をフレーム単位で測定する手段と、この遅延差によ
り予備用伝送路の遅延量を補正する手段とを備え、送信
側装置と受信側装置との双方に、補正する手段による補
正の後に現用伝送路を切り離す手段を備えたことを特徴
とする。

遅延差を測定する手段は、二つの情報列のすべてのビッ
トを比較する必要はなく、−以上任意個のビットを比較
する。

〔作　用〕

現用伝送路と予備用伝送路とに同一の情報を伝送させ、
そのフレーム位相を同期させる。その後に、そのフレー
ム内のビットが同じ値となるようにフレーム位相をずら
し、切替対象となる情報列を双方の伝送路で完全に同期
させる。さらに、完全に同期した状態で現用伝送路から
予備用伝送路を切り替える。これにより、伝送路切替時
の瞬断をなくすことができる。

〔実施例〕

第１図は本発明実施例ディジタル伝送装置のブロック構
成図である。この実施例は、光フアイバ伝送路を用いた
フレーム多重伝送装置に本発明を史施したものである。

この装置は、それぞれ一定長のフレームを単位として情
報列を伝送する現用伝送路２ａ〜２ｄおよび予備用伝送
路３を切り替えるため、送信側装置１に、現用伝送路２
ａ〜２ｄのいずれか、例えば現用伝送路２ｄの情報列を
分岐して予備用伝送路３に並列伝送させる伝送路切替ス
イッチ１１を備え、受信側装置４に、予備用伝送路３か
ら受信した情報列のフレーム位相を現用伝送路から受信
した情報列のフレーム位相に同期させるフレーム同期手
段、すなわちインタフェース回路１４、フレーム同期回
路１７、エラスティックストアメモリ２０および局クロ
ック源２１と、エラスティックストアメモリ２０の出力
する二つの情報列の内容を比較し、これらの情報列の遅
延差をフレーム単位で測定する手段、すなわち可変遅延
回路２５、排他的論理和回路２７、制御回路３０と、こ
の遅延差により予備用伝送路３の遅延量を補正する可変
遅延メモリ３３とを備え、送信側装置１と受信側装置４
との双方に、可変遅延メモリ３３による補正の後に現用
伝送路を切り離す手段、すなわち送信側装置１に配置さ
れた伝送路切替スイッチ１１および制御回路１３と、受
信側装置４に配置された制御回路３０．３２および伝送
路切替スイッチ３６と、制御回路１３と制御回路３２と
を接続するデータリンク３９を備える。

送信側装置１にはさらに、多重化変換装置１０と、現用
伝送路２ａ〜２ｄおよび予備用伝送路３のそれぞれに対
応して設けられたインタフェース回路１２とを備える。

受信側装置４にはさらに、多重分離回路３８を備える。

この実施例では、任意の現用伝送路２ａ〜２ｄから予備
用伝送路３に、また、使用されていない現用伝送路があ
る場合にはその伝送路を予備伝送路として、他の伝送路
から無瞬断で切り替えることができる。この選択は、制
御回路３０からの制御信号３１により、切替スイッチ２
４を操作することにより行われる。

ここで、現用伝送路２ｄを予備用伝送路３に切り替える
場合を例に、この装置の動作を説明する。

多重化変換装置１０は、フレームパターンが挿入された
フレーム多重信号を伝送路切替スイッチ１１に出力する
。伝送路切替スイッチ１１は、制御回路１３の制御によ
り、現用伝送路２ｄと予備用伝送路３とを並列に接続し
、現用伝送路２ｄの情報列を予備用伝送路に分岐する。

インタフェース回路１２は、電気信号を光信号に変換し
て各伝送路に送出する。

インタフェース回路１４は、各伝送路毎に光信号を電気
信号に変換し、ビット同期をとってクロック１５ｄ　、
　１６を再生する。フレーム同期回路１７は、インタフ
ェース回路１４の受信した情報列およびクロック１５ｄ
　、　１６ヲ用いて、それぞれフレームパルス１８ｄ　
、　１９を再生する。エラスティックストアメモリ２０
は、フレームパルス１８（！　、　１９の位相を基準と
して、クロック１５ｄ　、　１６によりそれぞれ受信情
報列を記憶する。エラスティックストアメモリ２０の記
憶情報は、局クロック源２１から供給される局フレーム
パルス２３０位相を基準として、同じく局クロック源２
１から供給される局クロック２２により読み出される。

これにより、現用伝送路２ｄと予備用伝送路３との間の
受信情報列のフレーム位相が一致する。

切替スイッチ２４は、制御回路３０からの制御信号３１
により、現用伝送路２ｄと予備用伝送路３との受信情報
列のみを可変遅延回路２５に引込むように接続される。

この可変遅延回路２５の出力は排他的論理和回路２７に
供給される。制御回路３０は、排他的論理和回路２７の
出力を参照しながら、制御信号２８．２９により可変遅
延回路２５の遅延量を変化させ、排他的論理和回路２７
の出力が常時「０」になるように制御する。

すなわち、一方の可変遅延回路２５の遅延量を最低とし
、他方の可変遅延回路２５の遅延量をフレーム単位で増
加させて、排他的論理和回路２７の入力が常時同一ビッ
ト符号となるように、すなわち排他的論理和回路２７の
出力が常時「０」となるように制御する。上記他方の可
変遅延回路２５の遅延量が最大となっても、排他的論理
和回路２７の出力が常時「０」とならない場合には、上
記他方の可変遅延回路２５の遅延量を最小とし、上記一
方の可変遅延回路２５の遅延量を同様に増加させる。

このようにして、排他的論理和回路２７の出力が常時「
０」となったとき、制御回路３０は、双方の可変遅延回
路２５の遅延量の差（フレーム単位）を現用伝送路２ｄ
と予備用伝送路３との伝送遅延差として検出する。

可変遅延メモリ３３は、伝送遅延差の二倍以上でしかも
フレーム長の偶数倍のメモリ容量をもっている。制御回
路３０は、現用伝送路２ｄ側の可変遅延メモリ３３につ
いて、制御信号３４ｄによりあらかじめメモリ容量の半
分の遅延量となるように設定しておく。さらに制御回路
３０は、検出した伝送遅延差により、予備用伝送路３の
遅延が現用伝送路２ｄの遅延より小さい場合には、現用
側の可変遅延メモリ３３にあらかじめ設定されている遅
延量に新たに検出した伝送遅延差を加算し、この遅延量
を制御信号３５により予備用側の可変遅延メモリ３３に
設定する。また、予備用伝送路３の遅延が現用伝送路２
ｄの遅延より大きい場合には、現用側の可変遅延メモリ
３３にあらかじめ設定されている遅延量から粗かに検出
した伝送遅延差を差し引き、この遅延量を制御信号３５
により予備用側の可変遅延メモリ３３に設定する。これ
により、現用伝送路２ｄと予備用伝送路３との間の伝送
路遅延差が、可変遅延メモリ３３により吸収される。

この後に、制御回路３０は制御信号３７により伝送路切
替スイッチ３６を制御し、現用伝送路２ｄを予備用伝送
路３に高速に切り替える。これに続いて、制御回路３２
、データリンク３９を経由して制御回路１３に信号を送
出し、伝送路切替スイッチ１１を制御して現用伝送路２
ｄを切り離し、伝送路切替が完了する。

第２図は情報列のフォーマットを示す。

この情報列はフレームにより構成され、個々のフレーム
は、フレーム同期ビットＦおよび主情報工により構成さ
れる。可変遅延回路２５では、主情報■に含まれる一以
上任意個のビットＤを比較する。ただし、ビットＤは各
フレームで同一ビット位置にあることが必要である。主
情報Ｉ内のすべてのビットを比較の対象とすることもで
きる。

第３図は各回路における情報列の位相関係を示し、（ａ
）は現用側のエラスティックストアメモリ２０の出力、
（ｂ）は現用側の可変遅延メモリ３３の出力、（Ｃ）は
予備用側のエラスティックストアメモリ２０の出力、（
ｄ）は予備用側の可変遅延メモリ３３の出力を示す。こ
の図において、Δ〜Ｎはフレーム、Ｄ。

は許容伝送路間遅延差、Ｄ、は現用側の可変遅延メモリ
３３による遅延１！、Ｄ２は伝送路間遅延差、Ｄ３は予
備用側の可変遅延メモリ３３による遅延量であり、Ｄ３
　＝ＤＩ　＋Ｄ２　、αは予備用側のフレームＧの先頭
ビットの許容到着範囲を示す。

この図は、可変遅延メモリ３３の容量が６フレ一ム分で
あり、予備用伝送路３の遅延が現用伝送路２ｄより小さ
い場合を示している。この伝送遅延差は、可変遅延メモ
リ３３により吸収される。

〔発明の効果〕

以上説明したように、本発明の伝送路切替方式は、現用
伝送路から予備用伝送路に無瞬断で伝送路を切り替える
ことができる。したがって、瞬断による伝送品質の劣化
を防止できる効果がある。

【図面の簡単な説明】

第１図は本発明実施例ディジタル伝送装置のブロック構
成図。 第２図は情報列のフォーマットを示す図。 第３図は情報列の位相関係を示す図。 第４図は従来例ディジタル伝送装置のブロック構成図。 １・・・送信側装置、２．２ａ〜２ｄ・・・現用伝送路
、３・・・予備用伝送路、４・・・受信側装置、１０・
・・多重化変換装置、１１．３６・・・伝送路切替スイ
ッチ、１２．１４・・・インタフェース回路、１３．３
０．３２・・・制御回路、１７・・・フレーム同期回路
、２０・・・エラスティックストアメモリ、２１・・・
局クロック源、２４・・・切替スイッチ、２５・・・可
変遅延回路、２７・・・排他的論理和回路、３３・・・
可変遅延メモリ、３８・・・多重分離回路、３９・・・
データリンク。 特許出願人　日本電信電話株式会社、−代理人　弁理士
　井　出　直　孝

Claims (1)

1. 【特許請求の範囲】 １、それぞれ一定長のフレームを単位として情報列を伝
   送する現用伝送路および予備用伝送路の切替手段を備え
   た伝送路切替方式において、 送信側装置に、上記現用伝送路の情報列を分岐して上記
   予備用伝送路に並列伝送させる手段を備え、 受信側装置に、 上記予備用伝送路から受信した情報列のフレーム位相を
   上記現用伝送路から受信した情報列のフレーム位相に同
   期させるエラスティックストアメモリを含むフレーム同
   期手段と、このフレーム同期手段の出力する二つの情報
   列の内容を比較し、これらの情報列の遅延差をフレーム
   単位で測定する手段と、 この遅延差により上記予備用伝送路の遅延量を補正する
   手段と を備え、 上記送信側装置と上記受信側装置との双方に、上記補正
   する手段による補正の後に上記現用伝送路を切り離す手
   段を備えた ことを特徴とする伝送路切替方式。