JPH01266649A

JPH01266649A - サブチャネル試験方法

Info

Publication number: JPH01266649A
Application number: JP63096339A
Authority: JP
Inventors: Kazutaka Kusakabe; 日下部　和孝; Kazunobu Mimura; 三村　和信
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-04-19
Filing date: 1988-04-19
Publication date: 1989-10-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はサブチャネル試験方法に係り、特に、各入出力
制御装置対応の各々の入出力制御サブチャネルの試験を
容易にする入出力制御サブチャネル群試験方法に関する
。

〔従来の技術〕

第２図はデータ処理システムの構成例を示す。

これは中央処理袋［（ＣＰｔＪ）１に入出力制御チャネ
ル２を介して多数の入出力装置（ＤＥＶ）２０．２１．
２２がいもづる式に接続される例であり、ＣＨ２におけ
る各々の入出力制御サブチャネル（ｓｕＢｃＨ）３，４
．５は入出力装置２０゜２１．２２に対応している。６
ａと６ｂは入出力インタフェースコネクタ、７ａと７ｂ
は入出力インタフェースケーブルコネクタであり、入出
力装置２０についても、９ａと９ｂおよびｌｏａと１０
ｂは入出力インタフェースコネクタ、８ａと８ｂおよび
ｌｌａは入出力インタフェースケーブルコネクタである
。他の入出力装置２１．２２についても同様である。な
お、ＴＡＧは入出力制御タグ線用、ＢＵＳはアドレス／
データ線用である。

従来、この種のデータ処理システムにおける入出力制御
チャネル／サブチャネルの試験は、例えば特開昭５６−
１５３４５４号公報および特開昭５５−８０１５９号公
報に記載のように、入出力制御チャネル内部に折返し試
験用の回路とレジスタを設け、それらを論理的に接続し
て、部分的な内部動作の試験を行ったり、あるいは特開
昭５５−８５９６９号公報および特開昭５５−８２３６
１号公報に記載のように、入出力インタフェースの所定
のタイミングを記憶させた擬似入出力装置を接続して、
特定の単一動作試験を行うか、又はサービスプロセッサ
により、予め記憶した情報とのつき合わせを行うかして
いた。

〔発明が解決しようとする課題〕

上記従来技術において、入出力制御チャネル内部に、折
返し試験用の回路とそれに必要なレジスタを設け、論理
的に折返し動作を行う試験方法は、試験のための機能を
製品の中に論理回路として設けておく必要があり、また
、試験対象として、インタフェースドライバ・レシーバ
回路／コネクタ及び、各入出力装置アドレスに対応する
入出力制御サブチャネル群が外されるため、部分的な動
作試験に限られる問題があった。

一方、擬似入出力装置を接続して行う試験方法は、高価
な試験装置を開発し、各々の入出力制御サブチャネルを
試験するには、その対応する入出力制御サブチャネル毎
に、試験装置を接続する必要があり、検査設備が高価で
且つ検査時間が大きくなるという問題があった。

いずれにしても、従来は、複数の入出力装置を多重に動
作させる入出力制御サブチャネル群の動作を簡単に試験
する方法については、配慮されていなかった。

本発明の目的は、１個の簡単で安価なループコネクタを
接続するのみで、複数台の入出力装置が接続された時と
同等で、入出力制御サブチャネル群の試験を可能とする
サブチャネル試験方法を提供することにある。

本発明の他の目的は、被試験装置内に試験のための論理
回路を入れることなく、インタフェースコネクタ、外部
接続ケーブルまで実入出力装置接続時と同等で試験でき
るサブチャネル試験方法を提供することにある。

〔課題を解決するための手段〕

本発明のサブチャネル試験方法においては、入出力イン
タフェースケーブル接続部に、実際の入出力装置を接続
する代わりに一つの折返しコネクタを接続し、中央処理
装置は、入出力制御チャネルを介して複数の入出力制御
サブチャネルに対し、順次、該当入出力装置対応の入出
力命令の実行を指示し、各入出力制御サブチャネルは、
入出力命令の実行指示を受けると、前記折返しコネクタ
を介して所望入出力インタフェース信号の送受信を行い
、その結果を入出力制御チャネルを介して中央処理装置
に通知するものである。

〔作　用〕

折返しコネクタは、出力制御タブ／データ線の情報に依
存して、入力制御タブ／データ線に所定の情報を折返し
応答するように内部接続されている。試験に先立って、
この折返しコネクタが接続されているか否かテストされ
、それが折返しフラグに反映される。

中央処理装置の主記憶装置上の試験プログラムから、成
る入出力装置に入出力命令の実行が指示された場合、入
出力制御チャネルは、その入出力命令に示された入出力
装置アドレスに対応した入出力制御サブチャネルに実行
を指示する。この時、折返しフラグがオンであると指示
を受けた入出力制御サブチャネルは、そのマイクロプロ
グラム動作により、関連する入出力制御回路、折返しコ
ネクタによるドライバ／レジーバ、コネクタ等の試験を
行い、その試験結果をコンデイションコードとしてプロ
グラムに応答する。これで該当入出力制御サブチャネル
が開放され５次に試験プログラムは、次の入出力装置対
応の入出力命令を発行する。以下、同様の動作を入出力
装置の数すなわち入出力制御サブチャネルの数分だけ繰
返し行う。

従来は複数の入出力制御サブチャネルを動作確認するに
は、そのサブチャネル対応に付加された、アドレスデー
タを応答させる装置を必要としたが、本発明では入出力
命令によって発行されたアドレスデータを折返しコネク
タによって応答させることにより、１個の折返しコネク
タによって複数の入出力サブチャネルの動作を確認する
ことができ、従来の試験方法より安価で、且つ少ない試
験時間で、入出力制御サブチャネル群の試験が達成され
る。

〔実施例〕

以下、本発明の一実施例について図面により説明する。

第１図は本発明の一実施例の構成図であり、中央処理装
置（ＣＰＵ）１．マイクロプログラム制御により、中央
処理装置１の入出力命令を実行する入出力制御チャネル
（ＣＨ）２、入出力装置対応に入出力命令を実行する複
数の入出力制御サブチャネル（ＳＵＢＣＨＩ）３．（Ｓ
ＵＢＣＨ２５５）４．（ＳＵＢＣＨ２５６）５から成る
入出力制御サブチャネル群、入出力インタフェース信号
の送受信を行う入出力インタフェースコネクタ（ＴＡＧ
）６ａ、（ＢＵＳ）６ｂ、入出力インタフェース信号を
折返す折返しコネクタ１９ａ、１９ｂからなる。

折返しコネクタ１９ａは入出力制御タグ線の情報を折返
すものであり、折返しコネクタ１９ｂはアドレス／デー
タ線（バス線）の情報を折返すものである。第３図（、
）は折返しコネクタ１９ａでのタグ線の入出力接続関係
を示し、第３図（ｂ）は折返しコネクタ１９ｂでのバス
線の入出力接続関係を示す、試験に先立ち、ＣＨ２は折
返しコネクタ１９ａ、１９ｂが接続されているか否かテ
ストし、接続されていれば、折返しフラグをオンとする
。以下の説明では、折返しフラグは入出力インタフェー
スコネクタ６ａ、６ｂにあるとする。

第４図は、本実施例による入出力制御サブチャネル群の
試験を説明するための動作図を示したものである。以下
、第３図にもとづいて説明するが、システム構成は第２
図を想定する。

中央処理装置（ＣＰＵ）１の主記憶装置上の試験プログ
ラム２３から入出力装置（ＤＥＶＩ）２０に対し、入出
力命令２４の実行が指示２５されたとする。ＣＨ２は自
身のチエツク２６を行い、正常であれば、入出力装置２
０に対応するサブチャネル（ＳＵＢＣＨＩ）３に、入出
力動作の実行を指示２７する。５ＵＢＣＨ（１）３は自
身のチエツク２８を行い、正常であれば、入出力インタ
フェースコネクタ６ａ、６ｂへ、入出力インタフェース
信号の送出を指示２９する。コネクタ６ａ。

６ｂは、入出力インタフェース制御回路のチエツク３０
を行い、入出力インタフェース信号を折返しコネクタ１
９ａ、１９ｂへ送出３１し、折返しコネクタ１９ａ、１
９ｂが接続されている事を示す折返しフラグがオンの場
合、折返しコネクタ１９ａ、１９ｂから所定の折返しパ
ターンで応答されると、その正常性のチエツク３３を行
う。５ＵＢＣＨ（１）３は、その結果をコンデイション
コード３４としてＣＨ２を介して入出力命令に応答する
。これにより、実入力装置（ＤＥＶＩ）２０が接続され
た時と同等の動作が行われる。

以下、試験プログラム２３は、各入出力装置に対し、順
次入出力命令の実行指示を行い、入出力命令２４の場合
と同様の動作を行う。このようにして、本実施例にあっ
ては、１組の折返しコネクタ１９ａ、１９ｂの接続で、
入出力制御チャネルから、各入出力制御サブチャネル、
入出力インタフェース回路に至るまでの入出力装置が２
５６台接続された時と同等の試験が実現できる。

〔発明の効果〕

本発明によれば、１個の折返しコネクタを接続すること
によって、試験する複数の入出力制御サブチャネル数分
の入出力装置を接続した場合と同等の試験が行え、高価
な試験設備を必要とせずに短時間で試験を行えるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図はサブチャ
ネルと入出力装置との対応関係を示す図、第３図は第１
図における折返しコネクタの入出力接続関係を示す図、
第４図は第１図の動作を説明する図である。ｌ・・・中央処理装置、　２・・・入出力制御チャネル
、３．４．５・・・入出力制御サブチャネル、６ａ、６
ｂ・・・入出力インタフェースコネクタ、１９ａ、１９
ｂ・・・折返しコネクタ、２０．２１．２２・・・入出
力装置。

Claims

【特許請求の範囲】

（１）中央処理装置と複数の入出力装置を入出力インタ
フェース線で接続し、中央処理装置は、該中央処理装置
からの入出力命令を受取る入出力制御チャネルと、入出
力装置対応に入出力命令を実行する複数の入出力制御サ
ブチャネルを具備してなるデータ処理システムにおいて
、前記入出力インタフェース線に、実際の複数の入出力装
置のかわりに一つの折返しコネクタを接続し、前記中央処理装置は、入出力制御チャネルを介して複数
の入出力制御サブチャネルに対し、順次、該当入出力装
置対応の入出力命令の実行を指示し、前記各入出力制御サブチャネルは、前記入出力命令の実
行指示を受けると、前記折返しコネクタを介して所望入
出力インタフェース信号の送受信を行い、その結果を入
出力制御チャネルを介して中央処理装置に通知すること
を特徴とするサブチャネル試験方法。