JPS6123250A - 試験方式 - Google Patents

試験方式

Info

Publication number
JPS6123250A
JPS6123250A JP59143597A JP14359784A JPS6123250A JP S6123250 A JPS6123250 A JP S6123250A JP 59143597 A JP59143597 A JP 59143597A JP 14359784 A JP14359784 A JP 14359784A JP S6123250 A JPS6123250 A JP S6123250A
Authority
JP
Japan
Prior art keywords
data
input
cpu10
controller
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59143597A
Other languages
English (en)
Inventor
Fumiaki Osanawa
長縄　文明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59143597A priority Critical patent/JPS6123250A/ja
Publication of JPS6123250A publication Critical patent/JPS6123250A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は情報処理システムの入力専用制御装置の試験方
式Ｃ二関する。
〔従来技術〕
従来、この種の試験は、外部接続装置または専用試験器
を接続して行っていた。従って、接続される外部接続装
置毎にまたは専用試験器用の試験プログラムの開発が必
要となる欠点があった。
〔発明の目的〕
本発明の目的は、外部接続装置または専用試験器を接続
しないで、入力専用制御装置の試験を可能とする試験方
式を提供することにある。
〔発明の構成〕
本発明の試験方式は、診断モードでの上位装置からの入
力指令１一対して入力専用制御装置に固定診断データを
送出する機能を有し、前記固定診断データを転送し、こ
れを前記上位装置内のデータと比較することにより、外
部接続装置又は専用試験器を接続しないで前記入力専用
制御装置の試験を可能とすることを特徴とする。
〔実施例〕
以下１図面を参照しながら本発明の詳細な説明する。第
１図は本発明の試験方式を２適用した入力専用制御装置
２０のブロック図である。
この入力専用制御装置２０は、固定診断データを発生す
る固定診断データ発生回路２６と、ＣＰＵ１０からのオ
ーダ信号線２４１コて診断モード指令を受けとることに
よってデータバスとして外部路２，９杢のパスを接続す
るセレクタ２２と、次の読取指令をＣＰＵ１０より受取
り、固定診断データ発生回路２６より固定診断データ（
例えば“００″〜“ＦＦ”の２５６バイト）をＣＰＵ１
０へ転送し、内部でエラーが検出された場合、データ転
送終了後、エラー報告信号線２５でＣＰＵ１０ヘエラー
報告を行う読取制御回路２，１とからなる。
ＣＰＵ１０のソフトフェアにて、転送された固定診断デ
ータを内部データと比較し、入力専用制御装置２０およ
びＣＰＵ１０までのデータバスの試験を行う。
〔発明の効果〕
本発明は以上説明したように１、外部接続装置または専
用試験器を接続しないで、入力専用制御装置の試験が可
能となり、これら装置（外部接続装置、“専用試験器）
用の試験プログラムの開発が不用になる。
【図面の簡単な説明】 第１図は本発明の試験方式を適用した入力専用制御装置
の一実施例を示すブロック図である。 １０・・・Ｃ’ＰＵ。 ２０・・・入力専用制御装置、 ２１・・・読取制御回路、 ２２・・・セレクタ、 ２６・・・固定診断データ発生回路、 ２４・・・オーダ信号線、 ２５・・・エラー報告信号線、 ３０・・・外部接続装置。

Claims (1)

    【特許請求の範囲】
  1. 情報処理システムの入力専用制御装置において、診断モ
    ードでの上位装置からの入力指令に対して前記入力専用
    制御装置に固定診断データを送出する機能を有し、前記
    固定診断データを転送し、これを前記上位装置内のデー
    タと比較することにより前記入力専用制御装置の試験を
    することを特徴とする試験方式。
JP59143597A 1984-07-11 1984-07-11 試験方式 Pending JPS6123250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59143597A JPS6123250A (ja) 1984-07-11 1984-07-11 試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59143597A JPS6123250A (ja) 1984-07-11 1984-07-11 試験方式

Publications (1)

Publication Number Publication Date
JPS6123250A true JPS6123250A (ja) 1986-01-31

Family

ID=15342420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59143597A Pending JPS6123250A (ja) 1984-07-11 1984-07-11 試験方式

Country Status (1)

Country Link
JP (1) JPS6123250A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03164433A (ja) * 1989-11-22 1991-07-16 Toda Kogyo Corp ジャロサイト粒子粉末の製造法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03164433A (ja) * 1989-11-22 1991-07-16 Toda Kogyo Corp ジャロサイト粒子粉末の製造法

Similar Documents

Publication Publication Date Title
JPH07181231A (ja) 回路ボード試験システム及びその方法
JPS60144851A (ja) チヤネル制御装置
US4429362A (en) Data buffer operating in response to computer halt signal
JPS6123263A (ja) 試験方式
EP0032895A1 (en) Testor for microprocessor-based systems
JP2710777B2 (ja) 中間制御装置のテスト回路
JPS6151578A (ja) 電子回路装置障害診断方式
JP2599795B2 (ja) マイクロプロセッサ搭載回路の試験方法
JP2765659B2 (ja) データ処理装置の自己テスト方式
JPH0820490B2 (ja) 自動試験制御方法
JPH0376352A (ja) 擬似試験装置
JPH0137772B2 (ja)
JPS63231540A (ja) 擬似障害発生回路
JPS62211742A (ja) ソフトウエアテスト方式
JPS6188326A (ja) デイスク制御装置の検査方法
JPS62191953A (ja) Ｄｍａコントロ−ラの診断方式
JPS62118445A (ja) 制御装置試験方式
JPS6019271A (ja) デ−タ・チヤネル装置
JPS6269344A (ja) 入出力装置制御方式
JPH10177505A (ja) エミュレータ装置
JPH03102435A (ja) プロセッサ搭載装置の試験方法
JPH01150956A (ja) チヤネル装置試験方法及びそのためのチヤネル装置
JPH0520115A (ja) 情報処理装置の擬似障害試験方式
JPH10312342A (ja) アダプタの試験システムおよびアダプタのパリティ機能試験方法
JPH0498555A (ja) バス・インターフェース検査を行う電子機器