JPH01266743A - シリコン導電体及びその製造方法 - Google Patents
シリコン導電体及びその製造方法Info
- Publication number
- JPH01266743A JPH01266743A JP9656188A JP9656188A JPH01266743A JP H01266743 A JPH01266743 A JP H01266743A JP 9656188 A JP9656188 A JP 9656188A JP 9656188 A JP9656188 A JP 9656188A JP H01266743 A JPH01266743 A JP H01266743A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- conductor
- silicon conductor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シリコン導電体に関し、特に、半導体装置の
ゲート電極等に用いられるシリコン導電体及び該シリコ
ン導電体の製造方法に関するものである。
ゲート電極等に用いられるシリコン導電体及び該シリコ
ン導電体の製造方法に関するものである。
従来、半導体装置のゲート電極として用いられているシ
リコン導電体は、一般に気相拡散法又はイオン注入法に
より高濃度に燐が添加された多結晶シリコン膜からなる
。
リコン導電体は、一般に気相拡散法又はイオン注入法に
より高濃度に燐が添加された多結晶シリコン膜からなる
。
半導体装置のゲート電極用のシリコン膜の一般的な形成
法としては、 (1)シラン(SiH,)ガスを主反応ガスとする減圧
気相成長法により不純物を添加しない多結晶シリコン膜
を形成したのち、POCL、ガス雰囲気中で熱処理し、
多結晶シリコン中に燐を拡散させる方法(気相拡散法)
、 (2)前記(1)と同様に多結晶シリコン膜を形成した
後、燐イオンをシリコン1漠中に注入する方法(イオン
注入法)、 (3)シラン(SiH4)ガスとフォスフイン(pH3
)ガスを反応ガスとして膜形成中に燐を添加する方法の
3種類がある。
法としては、 (1)シラン(SiH,)ガスを主反応ガスとする減圧
気相成長法により不純物を添加しない多結晶シリコン膜
を形成したのち、POCL、ガス雰囲気中で熱処理し、
多結晶シリコン中に燐を拡散させる方法(気相拡散法)
、 (2)前記(1)と同様に多結晶シリコン膜を形成した
後、燐イオンをシリコン1漠中に注入する方法(イオン
注入法)、 (3)シラン(SiH4)ガスとフォスフイン(pH3
)ガスを反応ガスとして膜形成中に燐を添加する方法の
3種類がある。
しかしながら、従来の多結晶シリコン膜は、膜形成直後
から、多結晶質であるため、プラズマエツチング法によ
るシリコン膜のエツチング時に第9図に示すようなサイ
ドエツチングが生じやすいという問題があった。なお、
第9図において、1はレジスト、2は多結晶シリコン(
燐濃度は1×1021■−3)である。
から、多結晶質であるため、プラズマエツチング法によ
るシリコン膜のエツチング時に第9図に示すようなサイ
ドエツチングが生じやすいという問題があった。なお、
第9図において、1はレジスト、2は多結晶シリコン(
燐濃度は1×1021■−3)である。
また、多結晶シリコン膜の熱酸化膜を半導体装置のゲー
ト膜として用いた場合、第10図に示すように、燐濃度
が高濃度になればゲート耐圧が低下するという問題があ
った。
ト膜として用いた場合、第10図に示すように、燐濃度
が高濃度になればゲート耐圧が低下するという問題があ
った。
また、前記(1)の多結晶シリコン膜の製造方法では、
900 ’C〜1000℃程度の温度で熱処理する必要
があるため、ゲート電極形成工程の低温化が図れないこ
と及び膜が多結晶質であること等の問題があった。
900 ’C〜1000℃程度の温度で熱処理する必要
があるため、ゲート電極形成工程の低温化が図れないこ
と及び膜が多結晶質であること等の問題があった。
また、前記(2)の多結晶シリコン膜の製造方法では、
膜中の燐濃度分布を均一にすること及び注入した燐を活
性化するために9oo℃〜1000℃程度の熱処理が必
要でありゲート電極形成工程の低温化が図れないこと、
さらにゲート酸化膜中への不純物の拡散が半導体装置の
信頼性に悪影ヲを及ぼす等の問題があった。
膜中の燐濃度分布を均一にすること及び注入した燐を活
性化するために9oo℃〜1000℃程度の熱処理が必
要でありゲート電極形成工程の低温化が図れないこと、
さらにゲート酸化膜中への不純物の拡散が半導体装置の
信頼性に悪影ヲを及ぼす等の問題があった。
また、前記(3)の製造方法では、均一な厚さの膜を形
成することが困雛であること、形成した膜は多結晶質で
あること、膜形成に要する時間が長いこと等の問題があ
った。
成することが困雛であること、形成した膜は多結晶質で
あること、膜形成に要する時間が長いこと等の問題があ
った。
また、低温で非晶質膜を形成する方法としてプラズマC
VD (Chemical Vapour Depos
ition)法があるが、プラズマ衝撃により、素子特
性の劣化や絶縁膜破壊が生じるという問題があった。
VD (Chemical Vapour Depos
ition)法があるが、プラズマ衝撃により、素子特
性の劣化や絶縁膜破壊が生じるという問題があった。
本発明は、前記問題点を解決するためになされたもので
ある。
ある。
本発明の目的は、その熱酸化膜のゲート耐圧が高いシリ
コン導電体を提供することにある。
コン導電体を提供することにある。
本発明の他の目的は、半導体装置のゲート?i[等に使
用されるシリコン導電体の製造において、プラズマエツ
チング法での加工特性に優れ、かつその熱酸化膜のゲー
ト耐圧が高いシリコン導電体を600℃以下の温度で製
造する方法を提供することにある。
用されるシリコン導電体の製造において、プラズマエツ
チング法での加工特性に優れ、かつその熱酸化膜のゲー
ト耐圧が高いシリコン導電体を600℃以下の温度で製
造する方法を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
前記目的を達成するため、本発明のシリコン導電体は、
導電性を与える不純物を含有する非晶質シリコン薄膜が
熱処理されて得られた多結晶シリコンからなることを主
な特徴とするものである。
導電性を与える不純物を含有する非晶質シリコン薄膜が
熱処理されて得られた多結晶シリコンからなることを主
な特徴とするものである。
また、本発明のシリコン導電体の製造方法は、シリコン
の水素化物(SinH2□2、n≧2)と3属又は5属
の水素化物との混合ガスを原料ガスとし、堆積温度が4
00〜600℃の範囲で基板上に非晶質シリコンを堆積
する工程を含むことを主な特徴とするものである。
の水素化物(SinH2□2、n≧2)と3属又は5属
の水素化物との混合ガスを原料ガスとし、堆積温度が4
00〜600℃の範囲で基板上に非晶質シリコンを堆積
する工程を含むことを主な特徴とするものである。
前記手段によれば、本発明のシリコン導電体は、導電性
を与える不純物を含有する非晶質シリコン薄膜を熱処理
して得られた多結晶シリコンからなっているため、従来
の半導体集積回路に用いられているシリコン導電体に比
べて、シリコン導電体を酸化して得られる酸化膜の耐圧
を高くすることができる。
を与える不純物を含有する非晶質シリコン薄膜を熱処理
して得られた多結晶シリコンからなっているため、従来
の半導体集積回路に用いられているシリコン導電体に比
べて、シリコン導電体を酸化して得られる酸化膜の耐圧
を高くすることができる。
また、本発明のシリコン導電体の製造方法は、シリコン
の水素化物(S l nH2n+z、n≧2)と3属ま
たは5属の水素化物との混合ガスを原料ガスとし、堆積
温度が400〜600℃の範囲でシリコン膜を堆積させ
るので、プラズマエツチング法での加工特性に優れ、か
つ熱酸化膜のゲート耐圧が高いシリコン導電体を600
”C以下の熱処理温度で製造することができる。
の水素化物(S l nH2n+z、n≧2)と3属ま
たは5属の水素化物との混合ガスを原料ガスとし、堆積
温度が400〜600℃の範囲でシリコン膜を堆積させ
るので、プラズマエツチング法での加工特性に優れ、か
つ熱酸化膜のゲート耐圧が高いシリコン導電体を600
”C以下の熱処理温度で製造することができる。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための企図において。
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。
の説明は省略する。
第1図は、本発明の一実施例のシリコン導電体の2次イ
オン分析法による膜中の不純物分布を示す不純物分布特
性曲線である。
オン分析法による膜中の不純物分布を示す不純物分布特
性曲線である。
本発明の一実施例のシリコン導電体は、導電性を与える
不純物を含有する非晶質シリコン薄膜を熱処理して得ら
れた多結晶シリコンからなっている。前記導電性を与え
る不純物としては1例えば燐(P)を用いる。その燐濃
度(不純物濃度)は約I X 10”(!11−’であ
り、膜中の不純物濃度分布は均一である。
不純物を含有する非晶質シリコン薄膜を熱処理して得ら
れた多結晶シリコンからなっている。前記導電性を与え
る不純物としては1例えば燐(P)を用いる。その燐濃
度(不純物濃度)は約I X 10”(!11−’であ
り、膜中の不純物濃度分布は均一である。
前記本実施例の多結晶シリコンからなるシリコン薄膜の
膜質は、電子回折法により、その回折像のパターンがハ
ローであり、多結晶シリコン薄膜は、熱処理前の状態が
非晶質であることが確認された。
膜質は、電子回折法により、その回折像のパターンがハ
ローであり、多結晶シリコン薄膜は、熱処理前の状態が
非晶質であることが確認された。
次に、前記本実施例の多結晶シリコンからなるシリコン
薄膜(導電体)の熱酸化膜を、MOSダイオードのゲー
ト膜として適用した例について説明する。
薄膜(導電体)の熱酸化膜を、MOSダイオードのゲー
ト膜として適用した例について説明する。
第2図は、本実施例のシリコン導電体の熱酸化膜を、M
OSダイオードのゲート膜として適用した例の概略構成
を示す要部断面図であり、11はシリコン基板、12は
Sin、等の酸化膜、13は本実施例のシリコン導電体
、14は本実施例のシリコン導電体13の熱酸化膜(ゲ
ート膜)、15はメタル又はシリコン導電体である。前
記熱酸化膜(ゲート膜)14の膜厚は、100人程度で
ある。
OSダイオードのゲート膜として適用した例の概略構成
を示す要部断面図であり、11はシリコン基板、12は
Sin、等の酸化膜、13は本実施例のシリコン導電体
、14は本実施例のシリコン導電体13の熱酸化膜(ゲ
ート膜)、15はメタル又はシリコン導電体である。前
記熱酸化膜(ゲート膜)14の膜厚は、100人程度で
ある。
本実施例のMOSダイオードの熱酸化膜(ゲート膜)1
4の耐圧は、第3図に示すように、はとんど低下しなか
った。この理由は酸化膜形成前の本実施例のシリコン導
電体13が非晶質であることに起因する。
4の耐圧は、第3図に示すように、はとんど低下しなか
った。この理由は酸化膜形成前の本実施例のシリコン導
電体13が非晶質であることに起因する。
以上の説明からねるように、本実施例のシリコン導電体
13によれば、従来の半心体朶積回路に用いられている
シリコン導電体に比べて、シリコン導電体13を熱酸化
して得られる熱酸化膜(ゲー1−)14の耐圧を高くす
ることができるとともに、不純物の注入を多くしても絶
縁耐圧を低下させない。
13によれば、従来の半心体朶積回路に用いられている
シリコン導電体に比べて、シリコン導電体13を熱酸化
して得られる熱酸化膜(ゲー1−)14の耐圧を高くす
ることができるとともに、不純物の注入を多くしても絶
縁耐圧を低下させない。
次に、本発明のシリコン導電体の膜の製造方法の一実施
例について説明する。
例について説明する。
第4図は、本発明のシリコン導電体(薄膜)の製造方法
を実施するための反応装置の一実施例の概略構成を説明
するための説明図である。
を実施するための反応装置の一実施例の概略構成を説明
するための説明図である。
本実施例の反応装置は、第4図に示すように。
一般に用いられている拡散炉型の減圧CVD装置であり
、21は反応管、22は電気炉、23は排気システム、
24はジシラン(SxzHWガスボンベ、25はフォス
フイン(PH3)ガスボンベ、26はキャリアガスボン
ベ、27は石英ボート、28はシリコンウェハである。
、21は反応管、22は電気炉、23は排気システム、
24はジシラン(SxzHWガスボンベ、25はフォス
フイン(PH3)ガスボンベ、26はキャリアガスボン
ベ、27は石英ボート、28はシリコンウェハである。
第4図において、温度が400℃〜600’Cの反応管
21に石英ボート27上に敷地したシリコンウェハ28
を挿入し、反応管21内を排気する。反応管21の温度
が安定したらジシラン(SxzHs)ガスボンベ24及
びフォスフイン(PH3)ガスボンベ25からジシラン
ガスとフォスフインガスを所望の時間反応管21に導入
し、シリコンウェハ28上に燐を含んだシリコン導電体
13の膜を形成する。
21に石英ボート27上に敷地したシリコンウェハ28
を挿入し、反応管21内を排気する。反応管21の温度
が安定したらジシラン(SxzHs)ガスボンベ24及
びフォスフイン(PH3)ガスボンベ25からジシラン
ガスとフォスフインガスを所望の時間反応管21に導入
し、シリコンウェハ28上に燐を含んだシリコン導電体
13の膜を形成する。
前記シリコン導電体13の膜の堆積速度及びシリコン導
電体13の膜中の燐濃度とジシラン分圧の関係を第5図
に示す。
電体13の膜中の燐濃度とジシラン分圧の関係を第5図
に示す。
前記シリコン導電体13の膜堆積速度は、ジシラン分圧
にほぼ比例して増加し、燐濃度はジシラン分圧の約2/
3乗に反比例する。熱処理する前のシリコン導電体13
の膜の結晶性を非晶質にするためには、後で述べるよう
に、膜堆積温度を約600℃以下にする必要があるが、
第5図に示すように、低温でも実用的な膜堆積速度が得
られる。
にほぼ比例して増加し、燐濃度はジシラン分圧の約2/
3乗に反比例する。熱処理する前のシリコン導電体13
の膜の結晶性を非晶質にするためには、後で述べるよう
に、膜堆積温度を約600℃以下にする必要があるが、
第5図に示すように、低温でも実用的な膜堆積速度が得
られる。
前記フォスフイン分圧とシリコン導電体13の膜中の燐
濃度の関係を第6図に示す。第6図において、シリコン
導電体13の膜中の燐濃度は、フォスフイン分圧に比例
し、濃度制御が容易であることが第6図かられかる。
濃度の関係を第6図に示す。第6図において、シリコン
導電体13の膜中の燐濃度は、フォスフイン分圧に比例
し、濃度制御が容易であることが第6図かられかる。
第7図に本実施例の非晶質シリコンを熱処理した後、X
線回折法により測定した回折強度を示す。
線回折法により測定した回折強度を示す。
熱処理時間は30分である。
第7図かられかるように、不純物を含まないシリコン導
電体の膜では650℃程度の温度で多結晶化するが、高
濃度に不純物を含んだシリコン導電体の膜では575℃
〜600℃で多結晶化する。
電体の膜では650℃程度の温度で多結晶化するが、高
濃度に不純物を含んだシリコン導電体の膜では575℃
〜600℃で多結晶化する。
従って、シリコン導電体13の膜を堆積する温度は約6
00℃以下が適当である。
00℃以下が適当である。
また、シリコンの水素化物として、ジシランより低温で
膜形成が可能なトリシラン(3111H211+Z。
膜形成が可能なトリシラン(3111H211+Z。
n〉2)等を用いてもよい。この場合には堆積速度が速
いので膜形成時間が短縮できる。
いので膜形成時間が短縮できる。
第8図は、本実施例によるシリコン導電体13の薄膜を
プラズマエツチング法等のドライエツチング法により加
工した場合の加工特性を示す電子顕微鏡写真に基づいた
特性図である。
プラズマエツチング法等のドライエツチング法により加
工した場合の加工特性を示す電子顕微鏡写真に基づいた
特性図である。
本実施例によるシリコン導電体13の膜をドライエツチ
ング法により加工した場合、第8図に示すように、第9
図に示すような従来の多結晶シリコンの場合と異なり、
サイドエツチングは見られなかった。この理由は、熱処
理する前のシリコン導電体13の膜が非晶質であるため
、薄膜中の燐が活性化していないためである。なお、第
8図において、31はレジスト、32は本実施例により
作成されたシリコン導電体(多結晶シリコン)である。
ング法により加工した場合、第8図に示すように、第9
図に示すような従来の多結晶シリコンの場合と異なり、
サイドエツチングは見られなかった。この理由は、熱処
理する前のシリコン導電体13の膜が非晶質であるため
、薄膜中の燐が活性化していないためである。なお、第
8図において、31はレジスト、32は本実施例により
作成されたシリコン導電体(多結晶シリコン)である。
以上の説明かられかるように、本実施例のシリコン導電
体13の膜製造方法によれば、導電性が与えられる不純
物を高濃度に含んだシリコン導電体13の膜であるが、
堆積直後の膜の結晶性が非晶質であるため、膜のドライ
エツチング法による加工特性に優れている。また、シリ
コンのジシラン等の水素化物(SL、H2O,2、n≧
2)とフォスフイン等の3a又は5mの水素化物との混
合ガスを原料ガスとし、堆積温度を400℃〜600℃
の範囲でシリコン膜を堆積させるので、その熱酸化膜の
ゲート耐圧が高いシリコン導電体を600℃以下の温度
(膜の堆積温度)で製造することができる。
体13の膜製造方法によれば、導電性が与えられる不純
物を高濃度に含んだシリコン導電体13の膜であるが、
堆積直後の膜の結晶性が非晶質であるため、膜のドライ
エツチング法による加工特性に優れている。また、シリ
コンのジシラン等の水素化物(SL、H2O,2、n≧
2)とフォスフイン等の3a又は5mの水素化物との混
合ガスを原料ガスとし、堆積温度を400℃〜600℃
の範囲でシリコン膜を堆積させるので、その熱酸化膜の
ゲート耐圧が高いシリコン導電体を600℃以下の温度
(膜の堆積温度)で製造することができる。
前記堆積温度が400℃〜600℃の範囲としたのは、
使用する原料ガスによって堆積温度が異なるためである
。
使用する原料ガスによって堆積温度が異なるためである
。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
以上、説明したように、本発明によれば、その熱酸化膜
のゲート耐圧が高いシリコン導電体を提供することがで
きる。
のゲート耐圧が高いシリコン導電体を提供することがで
きる。
また、プラズマエツチング法での加工特性に優れ、かつ
その熱酸化膜のゲート耐圧が高いシリコン導電体を60
0℃以下の温度で製造することができる。
その熱酸化膜のゲート耐圧が高いシリコン導電体を60
0℃以下の温度で製造することができる。
第1図は、本発明の一実施例のシリコン導電体の2次イ
オン分析法による膜中の不純物分布を示す不純物分布特
性曲線図、 第2図は、本実施例のシリコン導電体の熱酸化膜を、M
OSダイオードのゲート膜として適用した例の概略構成
を示す要部断面図、 第3図は、本実施例のシリコン導電体の熱酸化膜を用い
たMOSダイオードのゲート耐圧を示すデータ、 第4図は、本発明のシリコン導電体の膜の製造方法を実
施するための反応装置の一実施例の概略構成を説明する
ための説明図。 第5図は、本発明のシリコン導電体の製造方法の一実施
例におけるシリコン導電体の膜の堆積速度及びシリコン
導電体13の膜中の燐濃度とジシラン分圧の関係を示す
図、 第6図は、本実施例のシリコン導電体の膜中の燐濃度と
フォスフインガス分圧の関係を示すデータ、 第7図は、本実施例の非晶質シリコン熱処理した後、X
線回折法により測定した回折強度を示すデータ、 第8図は、本実施例によるシリコン導電体の膜をドライ
エツチング法により加工した場合の加工特性を示す電子
顕微鏡写真に基づいた特性図、第9図は、プラズマエツ
チング法により従来の多結晶シリコン膜を加工したとき
の膜の断面形状を示す図。 第10図は、従来の多結晶シリコン膜の熱酸化膜を半導
体装置のゲート電極のゲート膜に用いた場合の絶縁耐圧
を示すデータである。 図中、1・・・レジスト、2・・・多結晶シリコン、1
1・・・シリコン基板、12・・・酸化膜、13・・・
シリコン導電体、14・・・熱酸化膜(ゲート膜)、1
5・・・メタル又はシリコン導電体、21・・・反応管
、22・・・電気炉、23・・・排気システム、24・
・・ジシランガスボンベ、25・・・フォスフインガス
ボンベ、26・・・キャリアガスボンベ、27・・・石
英ボート、28・・・シリコンウェハ、31はレジスト
、32・・・シリコン導電体。
オン分析法による膜中の不純物分布を示す不純物分布特
性曲線図、 第2図は、本実施例のシリコン導電体の熱酸化膜を、M
OSダイオードのゲート膜として適用した例の概略構成
を示す要部断面図、 第3図は、本実施例のシリコン導電体の熱酸化膜を用い
たMOSダイオードのゲート耐圧を示すデータ、 第4図は、本発明のシリコン導電体の膜の製造方法を実
施するための反応装置の一実施例の概略構成を説明する
ための説明図。 第5図は、本発明のシリコン導電体の製造方法の一実施
例におけるシリコン導電体の膜の堆積速度及びシリコン
導電体13の膜中の燐濃度とジシラン分圧の関係を示す
図、 第6図は、本実施例のシリコン導電体の膜中の燐濃度と
フォスフインガス分圧の関係を示すデータ、 第7図は、本実施例の非晶質シリコン熱処理した後、X
線回折法により測定した回折強度を示すデータ、 第8図は、本実施例によるシリコン導電体の膜をドライ
エツチング法により加工した場合の加工特性を示す電子
顕微鏡写真に基づいた特性図、第9図は、プラズマエツ
チング法により従来の多結晶シリコン膜を加工したとき
の膜の断面形状を示す図。 第10図は、従来の多結晶シリコン膜の熱酸化膜を半導
体装置のゲート電極のゲート膜に用いた場合の絶縁耐圧
を示すデータである。 図中、1・・・レジスト、2・・・多結晶シリコン、1
1・・・シリコン基板、12・・・酸化膜、13・・・
シリコン導電体、14・・・熱酸化膜(ゲート膜)、1
5・・・メタル又はシリコン導電体、21・・・反応管
、22・・・電気炉、23・・・排気システム、24・
・・ジシランガスボンベ、25・・・フォスフインガス
ボンベ、26・・・キャリアガスボンベ、27・・・石
英ボート、28・・・シリコンウェハ、31はレジスト
、32・・・シリコン導電体。
Claims (2)
- (1)導電性を与える不純物を含有する非晶質シリコン
薄膜が熱処理されて、得られた多結晶シリコンからなる
ことを特徴とするシリコン導電体。 - (2)シリコンの水素化物(Si_nH_2_n_+_
2、n≧2)と3属又は5属の水素化物との混合ガスを
原料ガスとし、堆積温度が400〜600℃の範囲で基
板上に非晶質シリコンを堆積する工程を含むことを特徴
とするシリコン導電体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9656188A JPH01266743A (ja) | 1988-04-18 | 1988-04-18 | シリコン導電体及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9656188A JPH01266743A (ja) | 1988-04-18 | 1988-04-18 | シリコン導電体及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01266743A true JPH01266743A (ja) | 1989-10-24 |
Family
ID=14168456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9656188A Pending JPH01266743A (ja) | 1988-04-18 | 1988-04-18 | シリコン導電体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01266743A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04101454A (ja) * | 1990-08-20 | 1992-04-02 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-04-18 JP JP9656188A patent/JPH01266743A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04101454A (ja) * | 1990-08-20 | 1992-04-02 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0301463A2 (en) | Thin film silicon semiconductor device and process for producing it | |
| CN108987279B (zh) | 薄膜晶体管的制造方法 | |
| US5620924A (en) | Method of preventing deterioration of film quality of transparent conductive film | |
| JPH02177368A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| KR20210091825A (ko) | 인 도핑된 실리콘 나이트라이드 막들을 증착하기 위한 방법들 | |
| US3766637A (en) | Method of making mos transistors | |
| JPH08139278A (ja) | 半導体装置の製造方法 | |
| US6514803B1 (en) | Process for making an amorphous silicon thin film semiconductor device | |
| US4494996A (en) | Implanting yttrium and oxygen ions at semiconductor/insulator interface | |
| JPH11162875A (ja) | 半導体装置の製造方法 | |
| JPH01266743A (ja) | シリコン導電体及びその製造方法 | |
| US6821838B2 (en) | Method of forming an ultra thin dielectric film and a semiconductor device incorporating the same | |
| EP0289246A1 (en) | Method of manufacturing MOS devices | |
| JPH0290568A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62261128A (ja) | Mos型半導体装置の製造方法 | |
| JP3510973B2 (ja) | 薄膜半導体装置の製造方法 | |
| US8158495B2 (en) | Process for forming a silicon-based single-crystal portion | |
| JP2928929B2 (ja) | 不純物ドーピング方法 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
| JP3631279B2 (ja) | 半導体装置の製造方法 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JP2003528443A5 (ja) | ||
| WO2025041531A1 (ja) | エピタキシャルウェーハの製造方法 |