JPH01267764A - 周辺制御装置 - Google Patents
周辺制御装置Info
- Publication number
- JPH01267764A JPH01267764A JP63095396A JP9539688A JPH01267764A JP H01267764 A JPH01267764 A JP H01267764A JP 63095396 A JP63095396 A JP 63095396A JP 9539688 A JP9539688 A JP 9539688A JP H01267764 A JPH01267764 A JP H01267764A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral control
- control device
- mtu
- buffer
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 abstract description 14
- 238000012546 transfer Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 208000027697 autoimmune lymphoproliferative syndrome due to CTLA4 haploinsuffiency Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は周辺制御装置に関し、特に被制御装置を互いに
共有する周辺制御装置に関する。
共有する周辺制御装置に関する。
情報処理システムにおいては９周辺装置サブシステムの
高性能化、高信頼性を目的として複数の周辺制御装置を
用いてシステムを構成することが多い。
高性能化、高信頼性を目的として複数の周辺制御装置を
用いてシステムを構成することが多い。
従来、この種の周辺制御装置に対してはソフトウェアの
みによシ負荷分散処理を行う方法と。
みによシ負荷分散処理を行う方法と。
被制御装置を共有する複数の周辺制御装置間にデータ転
送路を設け２周辺制御装置間のみにおいて負荷分散を行
う方法があった。′ 〔発明が解決しようとする問題点〕 従来のソフトウェアのみにより負荷分散を行う方式では
、各周辺制御装置に互いに通信手段を持たない複数の上
位装置が接続される場合。
送路を設け２周辺制御装置間のみにおいて負荷分散を行
う方法があった。′ 〔発明が解決しようとする問題点〕 従来のソフトウェアのみにより負荷分散を行う方式では
、各周辺制御装置に互いに通信手段を持たない複数の上
位装置が接続される場合。
各上位装置のソフトウェアは各周辺制御装置の負荷状況
を適確に知ることができなかった。また、データバッフ
ァを有する周辺制御装置において、上位装置とのデータ
転送と非同期に被制御装置との間でデータ転送等が行な
われる場合。
を適確に知ることができなかった。また、データバッフ
ァを有する周辺制御装置において、上位装置とのデータ
転送と非同期に被制御装置との間でデータ転送等が行な
われる場合。
ソフトウェアはその負荷状況を正確に知ることができな
かった。
かった。
また、従来の周辺制御装置間にデータ転送路を設ける方
式では２周辺制御装置のノ・−ドウエアの量が増大する
という問題点があった。
式では２周辺制御装置のノ・−ドウエアの量が増大する
という問題点があった。
本発明は従来のもののこのような問題点を解決しようと
するもので、複数の上位装置に接続される場合、または
上位装置とは非同期に多大な処理が行なわれる場合にお
いても適確な負荷分散処理を少ないノ・−ドウエアにて
実現できる周辺制御装置を提供するものである。
するもので、複数の上位装置に接続される場合、または
上位装置とは非同期に多大な処理が行なわれる場合にお
いても適確な負荷分散処理を少ないノ・−ドウエアにて
実現できる周辺制御装置を提供するものである。
本発明によると、他の周辺制御装置と互いに被制御装置
を共有し、同一の上位装置に接続する周辺制御装置にお
いて、動作状況を記憶する手段と、前記動作状況を前記
他の周辺制御装置へ互いに通知する手段と、前記記憶し
ている動作状況と前記他の周辺制御装置から通知された
動作状況とを比較し、前記上位装置から指示された新た
な処理をいずれの周辺制御装置で行うべきかを判断する
手段と、前記判断する手段において新たな処理を前記他
の周辺制御装置において処理すべきと判断したとき前記
上位装置に対し他の周辺制御装置を経由しての再試行を
要求する手段とを有することを特徴とする周辺制御装置
が得られる。
を共有し、同一の上位装置に接続する周辺制御装置にお
いて、動作状況を記憶する手段と、前記動作状況を前記
他の周辺制御装置へ互いに通知する手段と、前記記憶し
ている動作状況と前記他の周辺制御装置から通知された
動作状況とを比較し、前記上位装置から指示された新た
な処理をいずれの周辺制御装置で行うべきかを判断する
手段と、前記判断する手段において新たな処理を前記他
の周辺制御装置において処理すべきと判断したとき前記
上位装置に対し他の周辺制御装置を経由しての再試行を
要求する手段とを有することを特徴とする周辺制御装置
が得られる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例である磁気テープサブシステ
ムのブロック図である。
ムのブロック図である。
磁気テープ制御装置（以下ＭＴＣと略称する）１は、ホ
スト接続部（以下ＣＩＡ） １０とデバイス接続部（以
下ＭＴＡ） １１を介して、それぞれホストマシン２と
複数のストリーマ型磁気テープ装置（以下ＭＴＵ） ３
に接続されている。各ＭＴＵ３は２台のＭＴＣＩから共
有される形で接続されている。 以下示日 ＭＴＣＩのデータバッファ１２は各ＭＴＵ ３に対応し
て分割され、ＣＨＡＩＯとＭＴＡ １１との間で転送さ
れるデータを一時的に蓄え、 ＣＨＡ １０ 、！＝
ＭＴＡＩＩの非同期動作を可能にする。マイクロプロ
セッサ１３はＭＴＣＩの各部を制御する。制御情報記憶
部１４ ハマイクロプロセッサ１３０制御情報を始めと
する各種情報を記憶する。負荷情報記憶部１５はＣＨＡ
ＩＯまたはＭＴＡ １１ Ｋおけるデータ転送の状況（
データ転送中やデータ転送待ちの数）およびデータバッ
ファ１２の使用状況を記憶する。
スト接続部（以下ＣＩＡ） １０とデバイス接続部（以
下ＭＴＡ） １１を介して、それぞれホストマシン２と
複数のストリーマ型磁気テープ装置（以下ＭＴＵ） ３
に接続されている。各ＭＴＵ３は２台のＭＴＣＩから共
有される形で接続されている。 以下示日 ＭＴＣＩのデータバッファ１２は各ＭＴＵ ３に対応し
て分割され、ＣＨＡＩＯとＭＴＡ １１との間で転送さ
れるデータを一時的に蓄え、 ＣＨＡ １０ 、！＝
ＭＴＡＩＩの非同期動作を可能にする。マイクロプロ
セッサ１３はＭＴＣＩの各部を制御する。制御情報記憶
部１４ ハマイクロプロセッサ１３０制御情報を始めと
する各種情報を記憶する。負荷情報記憶部１５はＣＨＡ
ＩＯまたはＭＴＡ １１ Ｋおけるデータ転送の状況（
データ転送中やデータ転送待ちの数）およびデータバッ
ファ１２の使用状況を記憶する。
この負荷情報記憶部１５のデータは、結合している他系
のＭＴＣＩのマイクロプロセッサ１３からも互いに読出
すことができる。ステータス記憶部１６はホストマシン
２により要求された処理が完了した後、その実行結果と
してマイクロプロセッサ１３が編集したステータスを一
時的に格納し。
のＭＴＣＩのマイクロプロセッサ１３からも互いに読出
すことができる。ステータス記憶部１６はホストマシン
２により要求された処理が完了した後、その実行結果と
してマイクロプロセッサ１３が編集したステータスを一
時的に格納し。
ＣＨＡＩＯを介してホストマシン２へこれを送出する。
第２図は第１図における負荷情報記憶部１５に記憶され
ている情報を示す。処理中命令数１０１は各ＭＴＣにお
いてホストマシン２からＭＴＵ３に対して実行中の命令
の数を示す。バッファ使用情報１０２は各ＭＴＵ３に対
応してビットが割当てられ、それぞれ各ＭＴＵ３の処理
においてバッファを使用しているか否かを示す。
ている情報を示す。処理中命令数１０１は各ＭＴＣにお
いてホストマシン２からＭＴＵ３に対して実行中の命令
の数を示す。バッファ使用情報１０２は各ＭＴＵ３に対
応してビットが割当てられ、それぞれ各ＭＴＵ３の処理
においてバッファを使用しているか否かを示す。
次に１本実施例装置の動作を図に基づいて説明する。
第１図のマイクロプロセッサ１３はマイクロプログラム
によυＭＴＣＩ内の各部を制御しており。
によυＭＴＣＩ内の各部を制御しており。
特にホストマシン２からのＲＥＡＤ命令、 ＷＲＩＴＥ
命令等に対してはＣＨＡＩＯ，ＭＴＡＩＩ、データバッ
ファ１２の各部を制御してＭＴＵ３からのデータの読出
し、 ＭＴＵ３へのデータの書込み等を行う。
命令等に対してはＣＨＡＩＯ，ＭＴＡＩＩ、データバッ
ファ１２の各部を制御してＭＴＵ３からのデータの読出
し、 ＭＴＵ３へのデータの書込み等を行う。
マイクロプロセッサ１３はホストマシン２からＣＨＡＩ
Ｏを介して命令を受けとる凰と、これをデコードしＭＴ
Ｕ ３にアクセスせずにＭＴＣＩ内で即時実行可能かど
うかを判別する。ＭＴＣＩ内で即時実行可能であればこ
の命令を実行し、結果を示すステータス記憶部１６へ格
納した後、 ＣｌＡｌ０を介して報告するか１次の命
令を要求する。
Ｏを介して命令を受けとる凰と、これをデコードしＭＴ
Ｕ ３にアクセスせずにＭＴＣＩ内で即時実行可能かど
うかを判別する。ＭＴＣＩ内で即時実行可能であればこ
の命令を実行し、結果を示すステータス記憶部１６へ格
納した後、 ＣｌＡｌ０を介して報告するか１次の命
令を要求する。
ホストマシン２からＡ系のＭＴＣＩへ送った命令が第１
のＭＴＵ３へアクセスする命令の場合。
のＭＴＵ３へアクセスする命令の場合。
マイクロプロセッサ１３は自系（Ａ系）の負荷情報記憶
部１５と他系（Ｂ系）の負荷情報記憶部１５からそれぞ
れの負荷情報を読出して比較する。
部１５と他系（Ｂ系）の負荷情報記憶部１５からそれぞ
れの負荷情報を読出して比較する。
比較の結果、自系で命令を処理するのが適当と判断する
と、第２図に示す自系の負荷情報記憶部１５内の処理中
の命令数１０１を＋１する。次に。
と、第２図に示す自系の負荷情報記憶部１５内の処理中
の命令数１０１を＋１する。次に。
当該命令の処理においてバッファを使用する場合には、
同じく自系の負荷情報記憶部１５のデータバッファ使用
情報１０２においてＭＴＵ３毎に１ビツトずつ割当てら
れているデータバッファ使用中ビットをセットする。
同じく自系の負荷情報記憶部１５のデータバッファ使用
情報１０２においてＭＴＵ３毎に１ビツトずつ割当てら
れているデータバッファ使用中ビットをセットする。
ホストマシン２から受けた命令がＷＲＩＴＥ命令のとき
、マイクロプロセッサはＣＨＡＩＯ，データバッファ１
２に指示してデータ転送を開始する。
、マイクロプロセッサはＣＨＡＩＯ，データバッファ１
２に指示してデータ転送を開始する。
ホストマシン２から送られたデータはデータバッファ１
２に頭次蓄えられる。送られたデータ量が規準未満のと
きＭＴＵ３に対する動作は開始せず、ホストマシン２に
対し終了報告または次の命令要求を行う。このとき自系
の負荷情報記憶部１５に対し、第２図に示す処理中の命
令数１０１を−１し、データバッファ使用情報１０２を
そのままとする。
２に頭次蓄えられる。送られたデータ量が規準未満のと
きＭＴＵ３に対する動作は開始せず、ホストマシン２に
対し終了報告または次の命令要求を行う。このとき自系
の負荷情報記憶部１５に対し、第２図に示す処理中の命
令数１０１を−１し、データバッファ使用情報１０２を
そのままとする。
次に同じＭＴＵ３に対し再びＷＲＩＴＥ命令がホストマ
シン２から出されると、負荷情報記憶部１５のバッファ
使用中ビット１０２がセットされているため、自系で命
令を処理することを決定しデータ転送を開始しデータバ
ッファ１２へ格納する。
シン２から出されると、負荷情報記憶部１５のバッファ
使用中ビット１０２がセットされているため、自系で命
令を処理することを決定しデータ転送を開始しデータバ
ッファ１２へ格納する。
データバッファ１２において前に格納されているデータ
ブロックと合計してデータ量が規準値を超えると、マイ
クロプロセッサ１３はＭＴＡＩＩに対し当該ＭＴＵ３へ
のＷＲＩＴ Ｅ指示の送出とデータ転送を指示する。ホ
ストマシン２とデータバッファ１２との間でデータ転送
が終了すると２．マイクロプロセッサ１３は前のＷＲＩ
ＴＥ命令と同様にして終了処理を行う。このときデータ
バッファ１２と当該ＭＴＵ３の間ではＷＲＩＴＥ処理を
実行中である。
ブロックと合計してデータ量が規準値を超えると、マイ
クロプロセッサ１３はＭＴＡＩＩに対し当該ＭＴＵ３へ
のＷＲＩＴ Ｅ指示の送出とデータ転送を指示する。ホ
ストマシン２とデータバッファ１２との間でデータ転送
が終了すると２．マイクロプロセッサ１３は前のＷＲＩ
ＴＥ命令と同様にして終了処理を行う。このときデータ
バッファ１２と当該ＭＴＵ３の間ではＷＲＩＴＥ処理を
実行中である。
次にホストマシン２から出された命令が第２のＭＴＵ３
に対するＷＲＩＴＥ命令で、このときデータバッファ１
２と第１のＭＴＵ３の間で前述のＷＲＩＴＥ処理中であ
ったとすると、マイクロプロセッサ１３は自系と他系の
負荷情報記憶部１５からそれぞれの負荷情報を読出し、
比較する。その結果。
に対するＷＲＩＴＥ命令で、このときデータバッファ１
２と第１のＭＴＵ３の間で前述のＷＲＩＴＥ処理中であ
ったとすると、マイクロプロセッサ１３は自系と他系の
負荷情報記憶部１５からそれぞれの負荷情報を読出し、
比較する。その結果。
当該ＭＴＵ３に対し自系のバッファを使用しておらず、
かつ他系の処理中命令数１０１とバッファ使用情報１０
２が示すバッファ使用中ドライブの数が自系のそれよシ
も少なければ他系からの再試行を要求するステータスを
ステータス記憶部１６ヘセツトする。
かつ他系の処理中命令数１０１とバッファ使用情報１０
２が示すバッファ使用中ドライブの数が自系のそれよシ
も少なければ他系からの再試行を要求するステータスを
ステータス記憶部１６ヘセツトする。
あるいは、他系において当該ＭＴＵ３に対してデータバ
ッファ１２を使用中であれば、同様のステータスを自系
のステータス記憶部１６ヘセツトする。ステータスはＡ
系のＣＨＡＩＯを経由してホストマシン２へ送出され、
これを受けたホストマシン２はＢ系のＭＴＣＩへ命令を
出し直す。これによシ両系のＭＴＣＩの負荷の均衡を保
つことになる。
ッファ１２を使用中であれば、同様のステータスを自系
のステータス記憶部１６ヘセツトする。ステータスはＡ
系のＣＨＡＩＯを経由してホストマシン２へ送出され、
これを受けたホストマシン２はＢ系のＭＴＣＩへ命令を
出し直す。これによシ両系のＭＴＣＩの負荷の均衡を保
つことになる。
Ａ系のＭＴＣＩにおいて、データバッファ１２と第１の
ＭＴＵ３との間でデータ転送を伴うＷＲＩＴ Ｅ処理が
完了し、データバッファ１２内の当該ＭＴＵ３に対する
データがなくなると、マイクロプロセッサ１３は負荷情
報記憶部１５のバッファ使用情報のうち当該ＭＴＵ３に
対応するビットをクリアする。
ＭＴＵ３との間でデータ転送を伴うＷＲＩＴ Ｅ処理が
完了し、データバッファ１２内の当該ＭＴＵ３に対する
データがなくなると、マイクロプロセッサ１３は負荷情
報記憶部１５のバッファ使用情報のうち当該ＭＴＵ３に
対応するビットをクリアする。
以上ＷＲＩＴＥ命令について記述したが、他の命令につ
いても同様である。
いても同様である。
また、第１図に示すように各ＭＴＣＩに２台のホストマ
シン２が接続している場合においソ。
シン２が接続している場合においソ。
ホストマシン間での通信手段がなくても各ＭＴＣ１から
の指示により負荷分散が可能であることは容易に類推で
きる。
の指示により負荷分散が可能であることは容易に類推で
きる。
以上説明したように本発明は、被制御装置を共有する周
辺制御装置間において、互いの負荷状況を比較する手段
を設け、他系の周辺制御装置にて処理を行う方が効率的
と判断したときには、上位装置に対し他系周辺制御装置
からの再試行を要求する手段を設けることによシ、複数
の上位装置に接続される場合、！たは上位装誼とは非同
期に多大な処理が行なわれる場合においても適確な負荷
分散処理を少ないハードウェアにて実現できるという効
果がある。
辺制御装置間において、互いの負荷状況を比較する手段
を設け、他系の周辺制御装置にて処理を行う方が効率的
と判断したときには、上位装置に対し他系周辺制御装置
からの再試行を要求する手段を設けることによシ、複数
の上位装置に接続される場合、！たは上位装誼とは非同
期に多大な処理が行なわれる場合においても適確な負荷
分散処理を少ないハードウェアにて実現できるという効
果がある。
第１図は本発明の実施例である磁気テープ制御装置の一
例のブロック図、第２図は第１図に示す負荷情報記憶部
に記憶する情報の種類と形態を示す図である。 記号の説明：ｌ・・・磁気テープ制御装置（ＭＴＣ）
。 ２・・・ホストマシン、３・・・磁気テープ装置（ＭＴ
Ｕ） 。 １０・・・ホスト接続部（ＣＩＡ）、 １１・・・デ
バイス接続ｉ（ＭＴＡ）、 １２・・・データバッフ
ァ、 １３・・・マイクロプロセッサ、 １４・・・制
御情報記憶部、１５・・・負荷情報記憶部、１６・・・
ステータス記憶部。
例のブロック図、第２図は第１図に示す負荷情報記憶部
に記憶する情報の種類と形態を示す図である。 記号の説明：ｌ・・・磁気テープ制御装置（ＭＴＣ）
。 ２・・・ホストマシン、３・・・磁気テープ装置（ＭＴ
Ｕ） 。 １０・・・ホスト接続部（ＣＩＡ）、 １１・・・デ
バイス接続ｉ（ＭＴＡ）、 １２・・・データバッフ
ァ、 １３・・・マイクロプロセッサ、 １４・・・制
御情報記憶部、１５・・・負荷情報記憶部、１６・・・
ステータス記憶部。
Claims (1)
- １、他の周辺制御装置と互いに被制御装置を共有し、同
一の上位装置に接続する周辺制御装置において、動作状
況を記憶する手段と、前記動作状況を前記他の周辺制御
装置へ互いに通知する手段と、前記記憶している動作状
況と前記他の周辺制御装置から通知された動作状況とを
比較し、前記上位装置から指示された新たな処理をいず
れの周辺制御装置で行うべきかを判断する手段と、前記
判断する手段において新たな処理を前記他の周辺制御装
置において処理すべきと判断したとき前記上位装置に対
し他の周辺制御装置を経由しての再試行を要求する手段
とを有することを特徴とする周辺制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095396A JPH0721785B2 (ja) | 1988-04-20 | 1988-04-20 | 周辺制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095396A JPH0721785B2 (ja) | 1988-04-20 | 1988-04-20 | 周辺制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01267764A true JPH01267764A (ja) | 1989-10-25 |
| JPH0721785B2 JPH0721785B2 (ja) | 1995-03-08 |
Family
ID=14136495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63095396A Expired - Fee Related JPH0721785B2 (ja) | 1988-04-20 | 1988-04-20 | 周辺制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721785B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0481960A (ja) * | 1990-07-24 | 1992-03-16 | Nec Corp | 周辺制御装置の負荷分散制御方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6934795B2 (en) | 1999-09-23 | 2005-08-23 | Netlogic Microsystems, Inc. | Content addressable memory with programmable word width and programmable priority |
| US6944709B2 (en) | 1999-09-23 | 2005-09-13 | Netlogic Microsystems, Inc. | Content addressable memory with block-programmable mask write mode, word width and priority |
-
1988
- 1988-04-20 JP JP63095396A patent/JPH0721785B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0481960A (ja) * | 1990-07-24 | 1992-03-16 | Nec Corp | 周辺制御装置の負荷分散制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0721785B2 (ja) | 1995-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0305068B1 (en) | Controlling asynchronously operating peripherals | |
| US6564271B2 (en) | Method and apparatus for automatically transferring I/O blocks between a host system and a host adapter | |
| US4701848A (en) | System for effectively paralleling computer terminal devices | |
| US5734918A (en) | Computer system with an input/output processor which enables direct file transfers between a storage medium and a network | |
| JPH01267764A (ja) | 周辺制御装置 | |
| JPH02173855A (ja) | 周辺制御装置 | |
| JPH02302860A (ja) | 周辺制御装置 | |
| JPH0769879B2 (ja) | 周辺制御装置 | |
| JPH0769882B2 (ja) | クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法 | |
| JPS6159558A (ja) | Ｄｍａ診断方式 | |
| JPH02234256A (ja) | ダウンロード方式 | |
| JPS638500B2 (ja) | ||
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JPH028929A (ja) | 周辺制御装置 | |
| JPS5851293B2 (ja) | デ−タ交換制御方式 | |
| JPH02291039A (ja) | メモリ制御システム | |
| JPS61127005A (ja) | 数値制御情報処理装置 | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPH01112452A (ja) | デイスクキヤツシユ制御方式 | |
| JPS5920128B2 (ja) | 入出力制御装置 | |
| JPH01261763A (ja) | Ｄｍａ転送制御装置 | |
| JPS63228253A (ja) | 割込み処理方式 | |
| JPH0412857B2 (ja) | ||
| JPH08320842A (ja) | データ転送制御システム | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |